低压差线性稳压器电路的制作方法

本发明涉及电路领域，具体而言，涉及一种低压差线性稳压器电路。

背景技术：

低压差线性稳压器(low dropout regulator，简称为LDO)广泛应用于各种需要稳定供电的模块，它提供了稳定的电压输出，具有一定的电源噪声抑制能力。由于LDO是闭环结构，环路稳定性成为设计电路时需要考虑的一个重要因素。当输出负载电流较大时，驱动管的尺寸会很大，驱动管的输入电容很大，导致次极点或次主极点频率降低。因此由于P1引起的次极点或次主极点频率降低会严重影响环路稳定性。

如图1所示，图1展示了传统型LDO的结构，此电路在VOUT和P1处有两个极点，以及一个由于ESR形成的零点，环路的稳定性依赖于ESR电阻的阻值和P1处极点的位置，当LDO需要输出大电流时，driver mos的尺寸需要很大，导致P1极点的位置偏向低频，这样会恶化环路的相位裕度，瞬态响应也会变差。

针对上述问题，目前尚未提出有效的解决方案。

技术实现要素：

本发明实施例提供了一种低压差线性稳压器电路，解决了能提供大负载电流的LDO环路稳定性差的技术问题。

根据本发明实施例的一个方面，提供了一种低压差线性稳压器电路，包括：误差放大器，具有第一输入端，第二输入端，第三输入端和输出端，上述误差放大器用于对输入自身的误差信号进行放大处理；第一场效应晶体管，具有栅极，源极和漏极，其中，上述第一场效应晶体管的源极与上述误差放大器的上述第三输入端连接；缓冲器，具有输入端和输出端，其中，上述缓冲器的输入端与上述误差放大器的输出端连接，上述缓冲器的输出端与上述第一场效应晶体管的栅极连接，上述缓冲器用于将上述低压差线性稳压器在上述缓冲器的输出端和上述第一场效应晶体管的栅极之间的极点对应的频率增加至预设频率，其中，上述预设频率在上述低压差线性稳压器的频带之外；第一电阻和第二电阻，上述第一电阻的一端与上述第二电阻的一端以及上述误差放大器的第二输入端连接，上述第一电阻的另一端与上述第一场效应晶体管的漏极连接，上述第二电阻的另一端接地；电压计，上述电压计的一端接上述误差放大器的第一输入端，上述电压计的另一端接地。

进一步地，上述电路还包括：第三电阻，上述第三电阻的一端与上述误差放大器的输出端以及上述缓冲器的输入端连接；电容，上述电容的一端与上述第三电阻的另一端连接，上述电容的另一端与上述第一电阻的另一端连接。

进一步地，上述缓冲器的阻抗小于预设阻抗。

进一步地，上述缓冲器包括：第二场效应晶体管和第三场效应晶体管，其中，上述第三场效应晶体管的源极作为上述缓冲器的输出端，且与上述第二场效应晶体管的漏极连接；上述第三场效应晶体管的漏极接地；上述第三场效应晶体管的栅极作为上述缓冲器的输入端。

进一步地，上述缓冲器包括：第四场效应晶体管、第五场效应晶体管、第六场效应晶体管、第七场效应晶体管、第八场效应晶体管、第九场效应晶体管、第十场效应晶体管、第十一场效应晶体管，其中，上述第四场效应晶体管的源极作为上述缓冲器的输出端，且与上述第五场效应晶体管的漏极以及上述第六场效应晶体管的漏极连接，上述第六场效应晶体管的源极与上述第七场效应晶体管的源极连接，上述第六场效应晶体管的栅极与上述第七场效应晶体管的栅极连接；上述第四场效应晶体管的漏极与上述第五场效应晶体管的栅极以及上述第八场效应晶体管的漏极连接，上述第八场效应晶体管的源极与上述第九场效应晶体管的源极连接且接地，上述第八场效应晶体管的栅极与上述第十场效应晶体管的栅极连接，上述第九场效应晶体管的漏极接地，上述第九场效应晶体管的栅极与上述第十一场效应晶体管的栅极连接，上述第十一场效应晶体管的源极与上述第十场效应晶体管的源极连接且接地，上述第十一场效应晶体管的漏极接地。

在本发明实施例中，采用带局部反馈的BUFFER结构(即缓冲器)的LDO的设计方案，通过将低压差线性稳压器电路设计成包括如下元器件的电路：误差放大器，具有第一输入端，第二输入端，第三输入端和输出端，所述误差放大器用于对输入自身的误差信号进行放大处理；第一场效应晶体管，具有栅极，源极和漏极，其中，所述第一场效应晶体管的源极与所述误差放大器的所述第三输入端连接；缓冲器，具有输入端和输出端，其中，所述缓冲器的输入端与所述误差放大器的输出端连接，所述缓冲器的输出端与所述第一场效应晶体管的栅极连接，所述缓冲器用于将所述低压差线性稳压器在所述缓冲器的输出端和所述第一场效应晶体管的栅极之间的极点对应的频率增加至预设频率，其中，所述预设频率在所述低压差线性稳压器的频带之外；第一电阻和第二电阻，所述第一电阻的一端与所述第二电阻的一端以及所述误差放大器的第二输入端连接，所述第一电阻的另一端与所述第一场效应晶体管的漏极连接，所述第二电阻的另一端接地；电压计，所述电压计的一端接所述误差放大器的第一输入端，所述电压计的另一端接地，达到了在LDO重载，需要提供较大的负载电流时，可以将缓冲器的输出端和第一场效应晶体管的栅极之间的极点对应的频率推至中LDO的频带之外的目的，从而实现了提高LDO环路稳定性的技术效果，进而解决了能提供大负载电流的LDO环路稳定性差的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据现有技术的一种传统LDO的结构图；

图2是根据本发明实施例的一种可选的低压差线性稳压器电路的结构图；

图3是根据本发明实施例的另一种可选的低压差线性稳压器电路的结构图；

图4是根据现有技术的一种的缓冲器的结构图；

图5是根据本发明实施例的另一种可选的缓冲器的结构图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据本发明实施例，提供了一种低压差线性稳压器电路的装置实施例。

图2是根据本发明实施例的一种可选的低压差线性稳压器电路的结构图，如图2所示，该电路包括：误差放大器102(即error amplifier)，具有第一输入端in1，第二输入端in2，第三输入端in3和输出端out，误差放大器102用于对输入自身的误差信号进行放大处理；第一场效应晶体管104(即driver mos)，具有栅极g，源极s和漏极d，其中，第一场效应晶体管104的源极s与误差放大器102的第三输入端in3连接；缓冲器106(即buffer)，具有输入端和输出端，其中，缓冲器106的输入端与误差放大器102的输出端out连接，缓冲器106的输出端与第一场效应晶体管104的栅极g连接，缓冲器106用于将低压差线性稳压器在缓冲器106的输出端和第一场效应晶体管104的栅极g之间的极点P1对应的频率增加至预设频率，其中，预设频率在低压差线性稳压器的频带之外；第一电阻R1和第二电阻R2，第一电阻R1的一端与第二电阻R2的一端以及误差放大器102的第二输入端b连接，第一电阻R1的另一端与第一场效应晶体管104的漏极d连接，第二电阻R2的另一端接地；电压计108(即vref)，电压计的一端接误差放大器的第一输入端，电压计的另一端接地。

图2展示了带buffer结构(即缓冲器)的LDO，buffer的作用在于隔离开error amplifier(即误差放大器)和driver mos(即第一场效应晶体管)，由于buffer的输出阻抗可以做的比较小，因而通过增设buffer，可以把P1节点形成的极点推到环路带宽以外，不影响环路稳定性。

在本发明实施例中，采用带局部反馈的BUFFER结构(即缓冲器)的LDO的设计方案，通过将低压差线性稳压器电路设计成包括如下元器件的电路：误差放大器，具有第一输入端，第二输入端，第三输入端和输出端，所述误差放大器用于对输入自身的误差信号进行放大处理；第一场效应晶体管，具有栅极，源极和漏极，其中，所述第一场效应晶体管的源极与所述误差放大器的所述第三输入端连接；缓冲器，具有输入端和输出端，其中，所述缓冲器的输入端与所述误差放大器的输出端连接，所述缓冲器的输出端与所述第一场效应晶体管的栅极连接，所述缓冲器用于将所述低压差线性稳压器在所述缓冲器的输出端和所述第一场效应晶体管的栅极之间的极点对应的频率增加至预设频率，其中，所述预设频率在所述低压差线性稳压器的频带之外；第一电阻和第二电阻，所述第一电阻的一端与所述第二电阻的一端以及所述误差放大器的第二输入端连接，所述第一电阻的另一端与所述第一场效应晶体管的漏极连接，所述第二电阻的另一端接地；电压计，所述电压计的一端接所述误差放大器的第一输入端，所述电压计的另一端接地，达到了在LDO重载，需要提供较大的负载电流时，可以将缓冲器的输出端和第一场效应晶体管的栅极之间的极点对应的频率推至中LDO的频带之外的目的，从而实现了提高LDO环路稳定性的技术效果，进而解决了相关技术中LDO环路稳定性差的技术问题。

可选地，如图3所示，上述电路还可以包括：第三电阻R3，第三电阻R3的一端与误差放大器102的输出端out以及缓冲器106的输入端连接；电容Cc，电容Cc的一端与第三电阻R3的另一端连接，电容Cc的另一端与第一电阻R1的另一端连接。

如图3所示，在LDO采用的buffer结构中，Cc作为环路补偿电容，LDO处于轻载时，环路的主极点在VOUT节点；LDO处于重载时，主极点位于P2节点。P1节点在整个负载范围内都被控制到了环路带宽之外，因而不影响环路的稳定性。

可选地，缓冲器的阻抗小于预设阻抗。也即，本发明提供的技术方案适合应用于重载电路中，解决大驱动LDO的稳定性问题。即当输出负载电流较大，驱动管尺寸较大，容易导致次极点或次主极点频率较低，进而影响环路稳定性场景。

可选地，如图4所示，上述缓冲器可以包括：第二场效应晶体管mos2和第三场效应晶体管mos3(即PM1)，其中，第三场效应晶体管mos3的源极作为缓冲器的输出端buffer-out，且与第二场效应晶体管mos2的漏极连接；第三场效应晶体管mos3的漏极接地；第三场效应晶体管mos3的栅极作为缓冲器的输入端buffer-in。

如图4所示,该buffer结构使用PM1(即第三场效应晶体管mos3)的源极做输出，由于源极看到阻抗为1/gm_pm1，小于error amplifier的输出阻抗，可以将P1极点推得更高频率对应的位置。在driver mos尺寸很大时，这种结构存在功耗和稳定性的折衷。

可选地，如图5所示,上述缓冲器包括：第四场效应晶体管mos4、第五场效应晶体管mos5、第六场效应晶体管mos6、第七场效应晶体管mos7、第八场效应晶体管mos8、第九场效应晶体管mos9、第十场效应晶体管mos10、第十一场效应晶体管mos11，其中，第四场效应晶体管mos4的源极作为缓冲器的输出端buffer-out，且与第五场效应晶体管mos5的漏极以及第六场效应晶体管mos6的漏极连接，第六场效应晶体管mos6的源极与第七场效应晶体管mos7的源极连接，第六场效应晶体管mos6的栅极与第七场效应晶体管mos7的栅极连接；第四场效应晶体管mos4的漏极与第五场效应晶体管mos5的栅极以及第八场效应晶体管mos8的漏极连接，第八场效应晶体管mos8的源极与第九场效应晶体管mos9的源极连接且接地，第八场效应晶体管mos8的栅极与第十场效应晶体管mos10的栅极连接，第九场效应晶体管mos9的漏极接地，第九场效应晶体管mos9的栅极与第十一场效应晶体管mos11的栅极连接，第十一场效应晶体管mos11的源极与第十场效应晶体管mos10的源极连接且接地，第十一场效应晶体管mos11的漏极接地。

如图5所示，该buffer结构中，PM2/PM3/NM1/NM2/NM3构成局部反馈环路，在buffer-out节点加一个小信号电压时，可以看到，PM2和NM1都会流入同向的小信号电流，这相当于两条支路的并联，而且NM1支路的栅极信号是被放大了的小信号电压，所以NM1支路可以提供一个很小的小信号阻抗，通过计算得到，NM1buffer的输出阻抗为：1/(gm_pm1+gm_pm1*ro*gm_nm1)，其中，ro为节点node1的小信号阻抗，相比于图4的buffer结构，极大的降低了buffer的输出阻抗，且功耗没有明显增加，环路的稳定得到了更好的保障。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。