一种接触孔底部钨栓缺陷的检测结构及检测方法与流程

本发明涉及半导体检测技术领域，尤其涉及一种接触孔底部钨栓缺陷的检测结构及检测方法。

背景技术：

随着半导体工艺器件的发展，半导体工艺器件的尺寸越来越小，半导体的工艺也越来越复杂，接触孔的填充越来越成为制约产品良率的关键工艺步骤。在最小线宽为28nm的产品研发过程中，接触孔底部钨栓缺失缺陷会导致严重的良率损失，成为制约28nm产品良率提升的技术瓶颈。缺失缺陷位置在扫描电子显微镜(scanning electron microscope，SEM)下的图像如图1所示，缺失缺陷位置在透射电子显微镜(Transmission electron microscope，TEM)下的图像如图2所示。

目前，这一缺陷在常规条件下，由于缺陷位于接触孔底部的钨栓部分，光学扫描无法检测，同时，底部金属粘结层生长正常，可以使电子导通，受到电子束扫描极限能力的制约，尤其是当接触孔的尺寸大小较大的情况下，很难完全将钨栓的缺陷部分检测出来。

技术实现要素：

针对现有技术中存在的上述问题，现提供一种旨在有效监控接触孔底部的钨栓缺陷问题的接触孔底部钨栓缺陷的检测结构及检测方法。

具体技术方案如下：

一种接触孔底部钨栓缺陷的检测结构，应用于半导体检测阶段，其中包括一半导体衬底，所述半导体衬底包括：

有源区，在所述有源区上间隔形成多个多晶硅图形，多个所述多晶硅图形之间设有空隙区域；

接触孔，所述接触孔形成于所述多晶硅图形之间的空隙区域，所述接触孔填充钨栓，以形成接触孔钨栓结构。

优选的，所述有源区至少设置为五个。

优选的，所述多晶硅图形至少设置为八组。

优选的，每两组所述多晶硅图形之间的接触孔的数量相同。

优选的，所述有源区、所述多晶硅图形及所述接触孔的尺寸均模拟被检测产品的6T SRAM结构中的NMOS特征。

一种接触孔底部钨栓缺陷的检测方法，用于半导体衬底中接触孔底部钨栓缺陷的检测，其中包括如下步骤：

步骤S1，首先建立所述检测结构，并且对所述检测结构进行离子注入工艺；

步骤S2，对所述接触孔钨栓结构进行平坦化工艺处理，于所述接触孔钨栓结构上放置晶圆，然后进行研磨处理；

步骤S3，使用一检测机台对所述晶圆进行缺陷检测。

优选的，所述步骤S1中所述离子注入方式为N-SD/N-well或N-SD/P-well或P-SD/P-well。

优选的，所述步骤S2中所述研磨为过研磨，所述过研磨的比例为常规研磨的100％-300％。

优选的，所述检测方法对所述接触孔钨栓结构的阻值差异进行检测。

优选的，所述检测机台为电子束扫描机台。

本发明的技术方案有益效果在于：公开一种接触孔底部钨栓缺陷的检测结构及检测方法，有效地监控接触孔底部的钨栓缺陷问题，改善半导体工艺在制作过程中的良率，缩短半导体工艺制作的研发周期。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为现有技术中，良率失效位置在扫描电子显微镜下的图像；

图2为现有技术中，良率失效位置在透射电子显微镜下的图像；

图3为本发明中，关于接触孔底部钨栓缺陷的检测结构的结构图；

图4为现有技术中，常规的6T SRAM结构示意图；

图5为本发明中，关于接触孔底部钨栓缺陷的检测方法的流程图；

图6为本发明中，关于常规晶圆与本发明所用晶圆在电子束扫描下，电子产率与入射电子能量关系对比示意图；

图7为本发明中，关于接触孔底部钨栓缺陷的检测结构在常规的工艺条件下接触孔亮度示意图；

图8为本发明中，关于接触孔底部钨栓缺陷的检测结构在恶化后的工艺条件下接触孔亮度示意图；

图9为本发明中，关于应用接触孔底部钨栓缺陷的检测方法后，检测的亮电压衬度图像；

图10为本发明中，关于应用接触孔底部钨栓缺陷的检测方法后，检测的亮电压透射电子显微镜下的结果图像。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明包括一种接触孔底部钨栓缺陷的检测结构，应用于半导体检测阶段，其中包括一半导体衬底(图中未示出)，半导体衬底(图中未示出)包括：

有源区1，在有源区1上间隔形成多个多晶硅图形2，多个多晶硅图形2之间设有空隙区域；

接触孔3，接触孔3形成于多晶硅图形2之间的空隙区域，接触孔3填充钨栓，以形成接触孔钨栓结构(图中未示出)。

在一种较优的实施例中，有源区1至少设置为五个。

在一种较优的实施例中，多晶硅图形2至少设置为八组。

在一种较优的实施例中，每两组多晶硅图形2之间的接触孔3的数量相同。

在一种较优的实施例中，有源区1、多晶硅图形2及接触孔3的尺寸均模拟被检测产品的6T SRAM结构中的NMOS特征。

具体地，本实施例中，如图3所示，以最小线宽为28nm的产品结构为例，每两个有源区1之间的距离是相同的，每个接触孔3及形成的接触孔钨栓结构(图中未示出)的尺寸相同，同时，每两组多晶硅图形2之间的空隙区域相同，且每两组多晶硅图形2之间对称设置。

需要说明的是，常规的6T SRAM结构示意图，如图4所示，6T SRAM结构是指由6个场效应管组成，且STRM中的每一bit存储在由4个场效应管构成的两个交叉耦合的反相器中；另外两个场效应管作为存储基本单元到用于读写的位线(Bit Line)的控制开关的结构。

一种接触孔底部钨栓缺陷的检测方法，用于半导体衬底中接触孔底部钨栓缺陷的检测，其中包括如下步骤：

步骤S1，首先建立检测结构，并且对检测结构进行离子注入工艺；

步骤S2，对接触孔钨栓结构进行平坦化工艺处理，于接触孔钨栓结构上放置晶圆，然后进行研磨处理；

步骤S3，使用一检测机台对晶圆进行缺陷检测。

在一种较优的实施例中，步骤S1中所述离子注入方式为N-SD/N-well或N-SD/P-well或P-SD/P-well。

在一种较优的实施例中，步骤S2中研磨为过研磨，过研磨的比例为常规研磨的100％-300％。

在一种较优的实施例中，检测方法对接触孔钨栓结构(图中未示出)的阻值差异进行检测。

在一种较优的实施例中，检测机台为电子束扫描机台。

具体地，本实施例中，如图5所示，以最小线宽为28nm的产品应用此方法为例，通过对检测结构进行离子注入工艺，常规晶圆与本发明所用晶圆在电子束扫描下，使得电子束入射能量与电子产率曲线发生改变，如图6所示，进而缩短半导体工艺制作的研发周期；

进一步地，接触孔底部钨栓缺陷的检测结构对接触孔底部的钨栓的阻值差异进行检测，并且应用过研磨工艺，如图7所示，接触孔底部钨栓缺陷的检测结构在常规的工艺条件下接触孔3亮度示意图，钨栓30、暗孔300、栅极氧化层31、N型掺杂32、N阱区33；如图8所示，接触孔底部钨栓缺陷的检测结构在恶化后的工艺条件下接触孔3亮度示意图，钨栓30、暗孔300、亮孔301、栅极氧化层31、N型掺杂32、N阱区33；进一步提高了缺陷与整个钨栓长度的比例，对提升缺陷信号产生帮助；

进一步地，应用此检测方法检测后，检测的亮电压衬度图像如图9所示，检测的亮电压透射电子显微镜下的结果图像如图10所示，可以有效地监控接触孔底部的钨栓缺陷的问题，改善半导体工艺在制作过程中的良率，缩短半导体工艺制作的研发周期，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。