专利名称：具有时钟输出电路的装置的制作方法
技术领域：
本发明涉及具有内部电路和诸如振荡电路的时钟发生电路的装置，所述内部电路用于完成预定的处理操作并且把信号从输出端子输出到外部，所述时钟发生电路用于产生时钟信号并且向所述内部电路和其它电路提供所产生的时钟信号。
传统上，如
图1所示，对振荡电路的测试(例如检查来自振荡电路的输出波形的工作状态或者检查振荡的稳定时间)是这样进行的，使得包括振荡电路10(包括反相器2，反馈电阻3，滞环反相器4和振荡器6)和内部电路5(包括CPU，定时器，串行接口电路等等)的微型计算机1C配备有与输出端子7分开的专用时钟输出端子12，以便把来自振荡电路10的输出波形输送到微型计算机的外部，并且通过示波器来观测所述波形。
另一种方法是，如图2中所示，CPU5a工作在诸如无ROM(只读存储器)(romless)方式的测试方式，其中，例如，把与某一组分割时钟11a同步的发送时钟5c从串行接口电路5b输出到微型计算机1C的外部。观测所述时钟，从而间接地确认时钟分割电路11的工作。
但是，上述先有技术具有以下缺点首先，除了正常工作期间使用的端子之外还需要专用的测试端子。其次，当为了测试而起动内部电路时，所述测试更加复杂，因为当起动内部电路时需要专用的指令。
本发明的目的是提供上述类型的装置，它不需要专用的测试端子并且能够用简单的方式完成时钟信号的测试。
为了达到上述目的，本发明在装置中具有时钟输出电路，用来接收测试方式信号并且根据所述测试方式信号把时钟信号或者来自内部电路的输出信号输出到输出端子。
这样，专用的测试方式和时钟输出电路使得有可能在不提供专用端子的情况下容易地完成对内部时钟的测试。
根据以下参考举例说明本发明实施例的附图进行的描述，将明白本发明的上述和其它目的、特征和优点。
图1是显示第一种先有技术的方块图；图2是显示第二种先有技术的方块图；图3是显示本发明的第一实施例的方块图；图4是显示所述第一实施例的操作的定时图；图5是显示本发明的第二实施例的方块图；以及图6是显示所述第二实施例的操作的定时图。
现在参考图3，其中以微型计算机1A的形式示出根据本发明的第一实施例的装置。
微型计算机1A包括内部电路5，用来完成预定的操作；振荡电路10，用来产生时钟信号；时钟输出电路9A，用来接收测试方式信号8并且根据测试方式信号8把所述时钟信号或者来自内部电路5的输出信号从输出端子输出到外部；以及其它电路(未示出)。
振荡电路10包括反相器2、反馈电阻3和滞环反相器4。振荡器连接在反相器2的输入端和输出端之间。内部电路5包括CPU、定时器、串行接口电路等等。
下面将参考图4描述本实施例的操作。为了确认来自振荡电路10的输出波形，把微型计算机1A设定在测试方式。这种测试方式使测试方式信号8是高有效的。当测试方式信号8变成有效时，来自振荡电路10的输出波形从输出端子7输出。
在本实施例中，通过利用时钟输出电路9A，用来输出振荡电路10的输出波形的输出端子也起内部电路5的输出端子7的作用，使得不需要仅仅为了测试而增加外部端子。此外，由于可以在芯片的外部直接观测来自振荡电路10的输出信号，所以，不需要为了测试而起动内部电路5，于是可以简化所述测试。
参考图5，根据本发明的第二实施例的微型计算机1B还包括时钟分割电路11，后者接收来自振荡电路10的输出时钟并且把接收到的时钟分别分割成1/2部分，1/4部分，1/8部分和1/16部分，以便把它们提供给内部电路5和时钟输出电路9B。时钟输出电路9B转换相应的分割时钟和具有测试方式信号8的内部信号，以便把相应的分割时钟输出到输出端子7a至7d。应当指出，在第二实施例中，输出端子7a至7d以及所述时钟输出电路的一组元件的数目不必是4，在需要的时候，所述输出端子和元件可以包括两个或者更多个元件。
这样，直接从输出端子7a至7d输出来自时钟分割电路11的时钟，以便观测其波形，从而易于进行关于时钟分割电路11的测试而不必起动内部电路5。
虽然已经利用特定的术语描述了本发明的最佳实施例，但是，这种描述仅仅是为了举例说明的目的，显然，可以在不脱离后面的权利要求书的精神或范围的情况下作出各种变化和修改。
权利要求
1．一种装置，它包括内部电路装置，用来完成预定的处理操作并且把信号从其输出端子输出到外部；时钟发生电路装置，用来产生时钟信号并且向所述内部电路装置和其它电路装置提供所产生的时钟信号；以及时钟输出电路装置，用来接收测试方式信号并且根据所述测试方式信号把所述时钟信号或者来自所述内部电路的所述输出信号输出到所述输出端子。
2．权利要求1的装置，其特征在于所述装置是微型计算机，所述内部电路装置至少包括CPU，以及所述时钟发生电路装置是振荡电路。
3．权利要求1的装置，其特征在于所述装置是微型计算机，所述内部电路装置至少包括CPU，所述输出端子的数目等于或者大于n，其中n是等于或者大于2的整数，所述时钟发生电路装置包括振荡电路和时钟分割电路，后者用来接收来自所述振荡电路的输出时钟、以便将所述时钟分割成1/2部分、1/22部分、…1/2n部分，以及根据所述测试方式信号输出来自所述内部电路装置的所述n个输出信号或者所述时钟分割电路的所述n个分割时钟。
4权利要求2的装置，其特征在于所述时钟输出电路装置包括第一“与”电路，用来接收来自所述振荡电路的输出时钟以及所述测试方式信号或者其反相信号；第二“与”电路，用来接收来自所述内部电路装置的输出信号以及所述测试方式信号的反相信号或者其同相信号；以及“或”电路，用来接收来自所述第一和第二“与”电路的输出信号并且向所述输出端子提供输出信号。
5．权利要求3的装置，其特征在于所述时钟输出电路装置包括n个单元电路，每个所述单元电路包括第一“与”电路，用来接收所述时钟分割电路的分割时钟之一以及所述测试方式信号或者其反相信号；第二“与”电路，用来接收来自所述内部电路装置的输出信号之一以及所述测试方式信号的反相信号或其同相信号；以及“或”电路，用来接收来自所述第一和第二“与”电路的输出信号并且向所述输出端子之一提供输出信号。
全文摘要
公开一种装置,它至少具有:用来完成预定的处理操作的内部电路;诸如振荡电路的时钟发生电路,用来向内部电路提供时钟信号;以及其它电路。该装置具有时钟输出电路,用来接收测试方式信号并且根据该测试方式信号向输出端子输出时钟信号或者来自内部电路的输出信号。当测试方式信号变成有效时,从外部端子输出时钟信号,以便进行关于时钟信号的测试。
文档编号G01R31/3187GK1233886SQ9910234
公开日1999年11月3日 申请日期1999年2月15日 优先权日1998年2月17日
发明者寺内洋二 申请人:日本电气株式会社