程中，为了获取初级样品，需要对晶圆进行切割，仅保留晶圆中包括目标区域的部分晶圆，因此，为了获取初级样品，需要将完整的晶圆完全破坏，则所述晶圆除了用于透射电子显微镜检测之外，无法再用于其它工艺或检测，使得所述晶圆的利用率低，而所述透射电子显微镜检测的成本过高。
[0030]而且，在现有的样品制备过程中，形成第一切割标记、对晶圆进行切割、形成研磨标记、对初级样品进行研磨、以及对初级样品表面进行细研磨等工艺均需通过人工操作，而随着半导体器件的集成度提高、特征尺寸的缩小，晶圆内的缺陷尺寸也相应缩小，则所述缺陷所造的目标区域尺寸也相应缩小，导致定位第一切割标记和研磨标记的难度提高；而且，在对晶圆进行切割、对初级样品进行研磨、以及对初级样品表面进行细研磨时，停止位置难以掌控，容易导致最终形成的待测样品的尺寸不精确，容易导致待测样品与目标区域之间发生偏差，甚至无法完整保留目标区域，致使透射电子显微镜检测的结果不准确。
[0031]为了解决上述问题，本发明提供一种透射电镜样品的形成方法。其中，通过在衬底内形成第一沟槽、第二沟槽、第三沟槽和第四沟槽，且所述第一沟槽、第二沟槽、第三沟槽和第四沟槽相互连通、并包围缺陷区域；所述第四沟槽与所述第一沟槽相对，而第二沟槽和第三沟槽相对，由于所述第四沟槽的侧壁向所述第一沟槽的侧壁倾斜，且所述第四沟槽的底部与第一沟槽、第二沟槽和第三沟槽的底部连通，因此，所述第一沟槽、第二沟槽、第三沟槽和第四沟槽包围的部分衬底能够形成相对于衬底分离的预处理样品。
[0032]由于通过在衬底内形成所述第一沟槽、第二沟槽、第三沟槽和第四沟槽，即能够形成相对于衬底分离的预处理样品，从而能够使衬底的其它区域被完整保留，则所述衬底的其它区域能够继续用于其它的工艺或检测，从而提高了晶圆的利用率，降低了透射电镜检测的成本。
[0033]而且，由于所述预处理样品通过在衬底内形成所述第一沟槽、第二沟槽、第三沟槽和第四沟槽而形成，而所述第一沟槽、第二沟槽、第三沟槽和第四沟槽的尺寸以及位置能够精确控制，从而能够使所形成的预处理样品能够完整地包围缺陷区域，并且能够使所形成的预处理样品的尺寸精确，有利于后续对所述预处理样品进行处理，并获取待测样品，而且能够保证后续形成的待测样品的尺寸精确、并完整包括缺陷区域。
[0034]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0035]图1至图12是本发明实施例的透射电镜样品的形成过程的结构示意图。
[0036]请参考图1，提供衬底100，所述衬底100内具有缺陷区域101。
[0037]所述衬底100为形成有半导体器件的完整晶圆，所述衬底100包括半导体基底、以及形成于半导体基底表面或内部的器件结构。
[0038]所述半导体基底为硅基底、硅锗基底、碳化硅基底、绝缘体上硅(SOI)基底、绝缘体上锗(GOI)基底、玻璃基底或II1-V族化合物基底(例如氮化镓基底或砷化镓基底等)；所述器件结构包括晶体管的栅极结构、熔丝结构、电阻结构、电容结构、电感结构等。
[0039]此外，所述半导体基底表面还具有覆盖所述器件结构的介质层，所述介质层用于在所述器件结构之间进行电隔离；所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
[0040]而所述介质层内还能够形成电互连结构，所述电互连结构与器件结构电连接，使所述电互连结构与器件结构能够形成芯片电路，而所述介质层能够在电互连结构与器件结构之间进行电隔离；所述电互连结构的材料包括金属或金属化合物，例如铜、钨、招、钛、镍、氮化钛和氮化钽中的一种或多种组合；所述电互连结构包括:形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的电互连线，所述电互连线用于使导电插塞之间实现电连接。
[0041]在所述半导体基底表面形成器件结构、介质层以及电互连结构之后，为了获知形成所述器件结构、介质层以及电互连结构是否符合技术指标、性能是否稳定，需要对所形成的器件结构、介质层以及电互连结构的形貌、尺寸或特征进行检测。在本实施例中，需要对所述衬底进行透射电子显微镜检测，因此，需要首先形成用于检测的待测样品。
[0042]所需形成的待测样品需要含有未达到技术需求的缺陷区域，因此，需要首先对所述衬底100进行缺陷扫描，以获取含有缺陷的缺陷区域101。在图1中，以在所述衬底100上获取到I个缺陷区域101为例。
[0043]请参考图2和图3，图2是图3的俯视结构示意图，图3是图2沿AA’方向的剖面结构示意图，在所述缺陷区域101周围的衬底100内形成第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114，所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114包围所述缺陷区域101，所述第二沟槽112和第三沟槽113的一端分别与第一沟槽111的两端连通，所述第二沟槽112和第三沟槽113的另一端分别与第四沟槽114的两端连通，所述第一沟槽111、第二沟槽112和第三沟槽113的侧壁垂直于衬底100表面，所述第四沟槽114的侧壁向所述第一沟槽111的侧壁倾斜，且所述第四沟槽114的底部与所述第一沟槽
111、第二沟槽112和第三沟槽113的底部连通，所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114包围的衬底100形成预处理样品120，在所述预处理样品120中，由衬底100表面形成的平面成为待检测表面123，所述第一沟槽111侧壁形成的平面成为第一表面121，所述第四沟槽114侧壁形成的平面成为第二表面122。
[0044]所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114的形成工艺为聚焦离子束轰击工艺(Focus 1n-Beam，简称FIB);所述聚焦离子束工艺的参数包括:轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为IkV?30kV。
[0045]在本实施例中，所述第二沟槽112与第三沟槽113相对且相互平行，所述第一沟槽111与第四沟槽114相对，且所述第一沟槽111顶部的图形平行于第四沟槽114顶部的图形。本实施例中，所述第一沟槽111、第二沟槽112和第三沟槽113的侧壁均垂直于衬底100表面，其中，所述第二沟槽112和第三沟槽113均垂直于第一沟槽111、并与第一沟槽111的两端连通，因此所述第一沟槽111、第二沟槽112和第三沟槽113的顶部图形呈“U”形，且所述“U”型图形包围所述缺陷区域101。
[0046]而所述第四沟槽114与第一沟槽111相对，并且所述第四沟槽114的侧壁相对于衬底100表面倾斜，且所述第四沟槽114的侧壁倾斜方向朝向第一沟槽111的底部，从而能够使所形成的第四沟槽114底部与第一沟槽111的底部连通，且所述第四沟槽114的侧壁与第二沟槽112和第三沟槽113的底部连通。从而，由所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114包围的部分衬底100相对于衬底100其它部分能够相互分离，使得由所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114包围的部分衬底100能够形成预处理样品120，所述预处理样品120后续用于形成待测样品。
[0047]由于所述预处理样品120通过在衬底100形成所述第一沟槽111、第二沟槽112、第三沟槽113和第四沟槽114而形成，即仅需将包括缺陷区域101的预处理样品120与衬底100的其它区域分离，则所述衬底100的其它部分依旧能够保持完整，所述衬底100不会受到全局性的破坏，则在形成所述预处理样品120之后，所述衬底100还能够用于其它工艺或检测，使得所述衬底100的利用率提高，同时降低了透射电子显微镜检测的成本。
[0048]所述第一沟槽111、第二沟槽112、第三沟槽113或第四沟槽114的长度为3微米?8微米；所述第一沟槽111、第二沟槽112、第三沟槽113的宽度为I微米?3微米；所述第四沟槽114的宽度为2微米?5微米；所述第一沟槽111、第二沟槽112、第三沟槽113或第四沟槽114的深度为5微米?10微米。