专利名称：信号调整方法以及信号调整装置的制作方法
技术领域：
本发明实施例涉及信号处理技术领域，特别涉及一种信号调整方法以及 信号调整装置。
背景技术：
随着微电子技术的不断进步，芯片朝着规模大、体积小和速度快的方向 飞速发展，为了满足高速发展的电话、高清晰电视和高速互联网等领域对数 据传输的需求，高速信号线成为了芯片不可避开的选择。高速信号相比低速 信号更容易出现信号时序不完整及干扰加重等问题，信号的质量直接影响芯 片的可靠性，高速信号使芯片对信号质量的要求日益提高，同时，高速信号
也使印刷电路板(Printed Circuit Board;以下简称PCB )的设计难度大大增加。 由于高速信号易受温度、湿度、电场和磁场等环境因素的影响，大大限制了 芯片的应用环境。并且，在实际应用中，信号质量只能通过软件仿真和通过 示波器在PCB板上选取测试点的手工检测方法进行纟企测，这种方法很难做到 对每段线都加上测试点进行检测；而且由于环境因素，检测也不能遍及所有 应用环境以及所有芯片。
图1为现有芯片的功能模型示意图，如图1所示，各路输入信号直接进 入功能逻辑模块，由于直接进入功能逻辑模块的各路输入信号受到环境因素 的影响可能出现时序不完整、信号时延以及信号质量差等问题，这些问题将 会降低芯片的可靠性，并且增加PCB的设计难度及设计成本；并且对于信号 的测试只能釆用示波器进行手工测试，无法遍及所有芯片，不能实现在线检 测。
现有技术的一种芯片，如双倍速内存(Double Data Rate;以下简称DDR)控制器，先进行数据的读写，再进行采样点控制。当芯片上电时，获取第一个 写入与读出数据一致的正确采样点，再找出最后一个正确采样点，将两个正确 采样点的中间值作为最佳采样点。这种芯片仅在传统芯片的基础上进行了采样 点的控制，而不能控制芯片信号的时延，容易造成各^各输入信号时延不一致，
信号有效窗口小；也不能灵活控制信号线的输入阻抗，容易造成信号质量差； 该方法只能在芯片上电时，即初始化时调整采样点，而不能对采样点实时调整， 并且，由于信号时延、质量差的问题影响有效窗口大小，会造成初始化的采样 点调整失败；对于芯片信号的检测仍只能采用手工检测方法，效率很低、成本 高，无法进行实时检测以及自适应的调节，可靠性差。
现有技术的另一种芯片，在芯片的管脚配置了串行外围设备接口 4( Serial Peripheral Interface;以下简称SPI4 )接口 ，使发送端发送同步帧到接收端， 接收端通过同步帧来选择最佳采样点。这种芯片可以实现对采样点的实时控 制，但同样不能控制芯片信号的时延，容易造成各路输入信号时延不一致， 信号有效窗口小，进而影响采样点的准确性；也不能灵活控制信号线的输入 阻抗，容易造成信号质量差；对于芯片信号的检测仍也只能采用手工检测方 法，效率很低、成本高，无法进行实时检测以及自适应的调节，可靠性差。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题输 入芯片的信号质量差，芯片的处理结果不准确，可靠性低。
发明内容
本发明实施例提供一种信号调整方法以及信号调整装置，用以解决现 有技术中输入芯片的信号质量差，芯片的处理结果不准确，可靠性低的缺 陷，以实现对输入芯片的信号进行调整，并在调整之后对输入信号进行采 样，使芯片处理结果更加准确，提高芯片的可靠性。
一方面，本发明实施例提供一种信号调整方法，包括
接收至少一路输入信号，并根据调节控制参数分别对所述至少一路输入信号进行调节，获得至少一路调节信号；
根据采样控制参数对所述至少 一路调节信号进行采样获得采样结果，并 将所述采样结果发送给功能逻辑模块。
另一方面，本发明实施例还提供一种信号调整装置，包括功能逻辑模块，
还包括
至少一个调节模块，用于接收至少一路输入信号并根据调节控制参数分 别对所述至少一路输入信号进行调节获得至少一路调节信号，并将所述至少
一路调节信号发送给采样控制模块；
采样控制模块，用于接收所述至少一个调节模块发送的所述至少一路调 节信号，根据采样控制参数对所述至少 一路调节信号进行采样后发送给所述 功能逻辑模块。
本发明实施例提供的信号调整方法以及信号调整装置，在各路输入信 号进入功能逻辑模块之前，先根据调节控制参数分别对各路输入信号进行调 节，再根据采样控制参数对各路信号进行釆样。实现对输入芯片的信号进行 调整，并在调整之后对输入信号进行采样，提高输入芯片信号的质量，使 芯片处理结果更加准确，并且提高芯片的可靠性。
图1为现有芯片的功能模型示意图； 图2为本发明信号调整装置第一实施例结构示意图； 图3为本发明信号调整装置第二实施例结构示意图； 图4为本发明信号调整装置第三实施例结构示意图； 图5为本发明实施例中各路信号边沿提取示意图； 图6为本发明实施例中各路信号有效窗口的示意图； 图7a为本发明实施例中各路信号时延调节前示意图； 图7b为本发明实施例中各路信号时延调节后示意图；图8a为本发明实施例中各路信号阻抗匹配前示意图； 图8b为本发明实施例中各路信号阻抗匹配后示意图； 图9为本发明信号调整装置第三实施例装置外围存在CPU的结构示意
图IO为本发明信号调整方法第一实施例流程图； 图11为本发明信号调整方法第二实施例流程图； 图12为本发明信号调整方法第三实施例流程图。
具体实施例方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 图2为本发明信号调整装置第一实施例结构示意图，如图1所示，包括 功能逻辑模块l、采样控制模块2、至少一个调节模块3;其中，调节模块3 用于接收至少 一路输入信号并根据调节控制参数对至少 一路输入信号进行调 节，获得至少一路调节信号；采样控制模块2用于接收至少一个调节模块3 发送的调节信号，根据采样控制参数对调节信号进行采样后发送给功能逻辑 模块l。
本发明实施例中的信号调整装置可以为 一种芯片或芯片结构。当芯片上 电时，会有至少一路输入信号进入芯片内部，由于外界环境中电场、磁场、 温度和湿度等因素的影响，会对输入的各路信号造成干扰，调节模块3根据 调节控制参数对各路输入信号进行调节，调节模块3的个数可以与输入信号 的路数相等，各调节模块3分别对各路输入信号进行调节，调节控制参数可 以为一些抑止干扰的参数，还可以为调节各路信号时序的参数等，通过这些 参数的调节可以提高输入信号的质量，经过调节后的各路输入信号再输入到 采样控制模块2进行采样，最后将采样结果输入功能逻辑模块1。
本实施例当各路输入信号进入芯片内部时，通过调节模块和采样控制模 块依次对各路输入信号进行调节和采样，提高输入芯片信号的质量，使芯片的处理结果更加准确，提高了芯片的可靠性。
图3为本发明信号调整装置第二实施例结构示意图，如图3所示，在上
一实施例的基础上，还该装置可以包括检测模块4、至少一个模数转换模块 5和控制模块6;其中，检测模块4用于获得至少一路调节信号的时间戳信息， 并将时间戳信息发送给控制模块6;模数转换模块5用于对至少一路调节信号 分别进行模数转换获得至少一路调节信号的幅值信息，并将幅值信息发送给 控制模块6;控制模块6用于根据时间戳信息和幅值信息获得调节控制参数和 采样控制参数，并将采样控制参数发送给采样控制模块2、将调节控制参数发 送给调节模块3。
当芯片上电时，输入的数字信号中会夹杂着干扰模拟信号，造成信号质 量差，当至少一路初始信号输入时，调节模块3尚没有接收到控制模块6发 送的调节控制参数，调节模块3对各路初始信号不做调节，各路初始信号直 接从调节模块3输出，检测模块4获得各路信号的时间戳信息并提供给控制 模块6，同时，与从调节模块3输出的各路信号对应的模数转换模块5对夹杂 着干扰模拟信号的各路信号进行模数转换，得到各路信号的幅值信息，并提
供给控制模块6。该装置的至少一个模数转换模块5可以同时得到各路信号的 幅值信息，控制模块6根据接收到的各路信号的时间戳信息和幅值信息获得 各路输入信号的调节控制参数，根据各路信号的时间戳信息还可以获得采样 控制参数，控制模块6将获取的各路信号的调节控制参数发送各路输入信号 对应的调节模块3，使调节模块3根据调节控制参数对输入信号进行调节，控 制模块6同时将获得的采样控制参数发送给采样控制模块2,使采样控制模块 2根据该采样控制参数对经过调节模块3调节的各路信号进行采样，采样控制 模块2将采样结果发送给功能逻辑模块1。在对多路初始信号进行检测和调整 后，检测模块4检测到经过调节模块3调节的各路信号的时间戳信息，并发 送给控制模块6，与经过调节模块3调节的各路信号对应的模数转换模块5对 信号进行模数转换，获得各路信号的幅值信息，控制模块6根据检测模块4发送的时间戳信息及模数转换模块5发送的幅值信息获得各路输入信号的调 节控制参数和采样控制参数，并将调节控制参数发送给相应的调节模块3，使
调节模块3根据调节控制参数对相应的输入信号进行调节，将采样控制参数 发送给采样控制模块2对经过调节模块3调节后的各路信号进行采样。由于 各路输入信号是连续的，检测模块4和模数转换模块5不断地获得经过调节 模块3调节的各路信号的时间戳信息和幅值信息，模数转换模块5通过多次 的模数转换获取各路信号的完整时序图，实现了对各路输入信号的实时检测， 控制模块6不断地根据各路信号的时间戳信息和幅值信息获得调节控制参数 和采样控制参数，调节模块3根据调节控制参数对各路输入信号进行实时调 节，采样控制模块2根据采样控制参数对经过调节模块3调节的各路信号进 行实时采样，即通过对经调节模块3调节后的各路信号进行检测，获得调节 各路信号的调节控制参数和采样控制参数，并将调节控制参数反馈回调节模 块3对各路信号进行调节，实现了对各路信号的实时检测和自适应调节。
本实施例实现了对输入芯片的各路信号进行实时的检测及自适应调节， 在各路信号受到外部干扰时，能立即做出调整，提高了输入信号的质量，经 过调节后的输入信号再进行采样，保证了采样的准确性，并且提高了芯片可靠性。
图4为本发明信号调整装置第三实施例结构示意图，如图4所示，上一 实施例中的控制模块6可以与中央处理器(Central Processing Unit;以下简 称CPU)连接，该CPU可以存在于芯片外围，控制模块6可以将至少一路 信号的时间戳和幅值信息发送给CPU， CPU根据至少一路信号的时间戳和幅 值信息获得至少一路信号的调节控制参数和采样控制参数，并将调节控制参 数和采样控制参数发送给控制模块6。在本实施例中，可以在控制模块6中内 嵌处理子模块62来获取调节控制参数和采样控制参数，这样更适合于要求信 号调整速度快的应用场景。因此，控制模块6可以包括控制子模块61和处理 子模块62;其中，控制子模块61用于将接收到检测模块发送的时间戳信息和幅值信息转发给处理子模块62,并将处理子模块62获得的采样控制参数发送 给采样控制模块2、将调节控制参数发送给调节模块3;处理子模块62用于 根据控制子模块61发送的时间戳信息和幅值信息获得调节控制参数和采样控 制参数，并将调节控制参数和采样控制参数发送给控制子模块61。
检测模块4可以包括至少 一个边沿提取子模块41和检测子模块42;其中， 边沿提取子模块41用于对至少一路调节信号分别进行边沿提取获得至少一路 调节信号的结果信息，并将该结果信息发送给检测子模块42;检测子模块42 用于根据该结果信息获得至少一路调节信号的时间戳信息，并将时间戳信息 发送给控制模块6。上一实施例中采用至少一个模数转换模块5对至少一路调 节信号同时进行模数转换，在一些对芯片处理速度要求不高的场合，为了避 免设置多个模数转换模块5造成电路设计复杂和成本高的问题，还可以只采 用一个模数转换模块5和片选模块7连接来对至少一路调节信号依次进行模 数转换，即该装置还可以包括片选模块7，用于根据控制模块6发送的片选控 制信号，在至少一路调节信号中选择选定信号，并将选定信号发送给模数转 换模块5。进一步地，调节模块3还可以包括时延控制子模块31和阻抗匹配 子模块32;其中，时延控制子模块31用于根据控制模块6发送的、控制模块 6根据时间戳信息获得的延时控制参数对至少 一路输入信号进行延时调节，并 发送给阻抗匹配子模块32;阻抗匹配子模块32用于根据控制模块6发送的、 控制模块根据幅值信息获得的阻抗匹配参数对经过时延控制子模块31时延调 节的至少 一路输入信号进行阻抗匹配。
当有至少一路初始信号输入芯片时，调节模块3中的时延控制子模块31 和阻抗匹配子模块32尚未接收到控制模块6发送的时延控制参数和阻抗匹配 参数，此时，与各路输入信号对应的边沿提取子模块41提取初始信号的边沿 信息，如图5所示为本发明实施例中各路信号边沿提取示意图，如图5所示， 边沿提取子模块41将该边沿提取的结果信息发送给检测子模块42,检测子模 块42在各路初始信号的边沿提取结果信息上添加时间戳信息，同时，片选模块7在控制模块6发送的片选控制信号的控制下，在各路初始信号中选择选定 信号，并将该选定信号发送给模数转换^t块5 ，由于输入芯片的数字信号中夹
杂着干扰模拟信号，通过模数转换模块5对选定信号进行模数转换可以得到该 选定信号的幅值信息，片选模块7不断地根据控制模块6发送的片选控制信号 选择选定信号，并发送给模数转换模块5，模数转换模块5对各路信号依次进 行模数转换，通过模数转换模块5的多次转换后获得各路信号的完整时序图。 并将该幅值信息发送给控制模块6，控制模块6中的控制子模块61接收各路 信号的时间戳和幅值信息，控制模块6中的处理子模块62通过各路信号的时 间戳信息获得信号的脉宽以及每两路信号之间的时延差，根据脉宽及每两路信 号之间的时延差，可以获得各路信号的有效窗口，图6为本发明实施例中各路 信号有效窗口的示意图，如图6所示，可以以其中一if各信号为基准，计算出其 他各路信号与该路信号的时延差值，获得其他各路信号的时延控制参数，并且 根据有效窗口获得各路信号的采样控制参数，该参数可以为有效窗口的中点。 处理子模块62根据各路信号的幅值信息获得调节各路信号质量的阻抗匹配参 数；处理子模块62将时延控制参数、采样控制参数和阻抗匹配参数提供给控 制子模块61，由控制子模块61将延控制参数发送给时延控制子模块31，将阻 抗匹配参数发送给阻抗匹配子模块32,并将采样控制参数发送给采样控制模 块2;时延控制子模块31对对应的输入信号进行时延调节，图7a为本发明实 施例中各路信号时延调节前示意图，图7b为本发明实施例中各路信号时延调 节后示意图，参见图7a和图7b;阻抗匹配子模块32对经过时延控制子模块 31调节的输入信号进行阻抗匹配，图8a为本发明实施例中各路信号阻抗匹配 前示意图，图8b为本发明实施例中各^各信号阻抗匹配后示意图，参见图8a和 图8b;采样控制模块2对依次经过时延控制子模块31和阻抗匹配子模块32 调节的输入信号进行采样；在对各路初始信号进行检测和调整后，通过边沿提 取子模块41 、检测子模块42以及片选模块7和模数转换模块5对经过时延调 节和阻抗匹配的各路信号进行实时的检测，并获得各路信号的时间戳信息和幅值信息，再根据各路初始信号的时间戳信息和幅值信息获得时延控制参数、阻 抗匹配参数和采样控制参数，并将时延控制参数和阻抗匹配参数分别反馈回时
延控制子模块31和阻抗匹配子模块32，即时延控制子模块31和阻抗匹配子 模块32根据时延调节和阻抗匹配的结果对各路输入信号进行时延调节和阻抗 匹配，实现了各路信号的自适应调节，由采样控制模块2根据采样控制参数对 经过时延控制子模块31和阻抗匹配子模块32调节后的各路信号进行实时采 样，保证了采样的准确性。
本实施例中，当装置外围存在CPU时，控制模块6可以将各路信号的时 间戳和幅值信息发送给CPU， CPU根据各路信号的时间戳和幅值信息获得各 路信号的时延控制参数、阻抗匹配参数和采样控制参数，并将时延控制参数、 阻抗匹配参数和采样控制参数发送给控制模块6。图9为本发明信号调整装置 第三实施例装置外围存在CPU的结构示意图。
本实施例的信号调整装置通过对各路输入信号的时延调节解决了因为时 延不一致造成的有效窗口小、采样不准确的问题，经过时延调节后的有效窗 口得到大幅度的提高；通过对各路输入信号的阻抗匹配，解决了因为阻抗不 匹配造成噪声大、时序差的问题，使信号的时序得到良好改善，改善了信号 的质量；实现了对各路信号的实时检测与自适应调整，使信号测试成本大大 降低，解决了PCB电路设计难、成本高的问题，并且提高了芯片的可靠性。
图10为本发明信号调整方法第一实施例流程图，如图IO所示，该方法
包括
100、 接收至少一路输入信号，并根据调节控制参数分别对至少一路输入 信号进行调节，获得至少一路调节信号；
101、 根据采样控制参数对至少一路调节信号进行采样获得采样结果，并 将采样结果发送给功能逻辑模块。
当芯片接收到至少 一路输入信号时，根据调节控制参数分别对各路输入 信号进行调节，调节控制参数可以为一些抑止干扰的参数，还可以为调节各路信号时序的参数等，通过这些参数的调节可以提高输入信号的质量，再对 经过调节后的各路输入信号进行采样，并将采样结果输入功能逻辑模块。
'本实施例当各路输入信号进入芯片内部时，通过对各路输入信号进行调 节和釆样，提高输入芯片信号的质量，使芯片的处理结果更加准确，提高了 芯片的可靠性。
图11为本发明信号调整方法第二实施例流程图，如图11所示，该方法
可以包括
200、 获取至少一路调节信号的时间戳信息，并获取至少一路调节信号的 幅值信息；
201、 根据时间戳信息和幅值信息，获得调节控制参数和采样控制参数；
202、 接收至少一路输入信号，并根据调节控制参数分别对至少一路输入 信号进行调节，获得至少一路调节信号；
203、 根据采样控制参数对至少一路调节信号进行采样获得采样结果，并 将采样结果发送给功能逻辑模块。
其中，当至少一路初始信号输入时，对各路初始信号不做调节。根据接 收到的各路信号的时间戳信息和幅值信息获得各路输入信号的调节控制参 数，根据各路信号的时间戳信息又获得采样控制参数，并根据调节控制参数 对输入信号进行调节，根据该采样控制参数对经过调节模块调节的各路信号 进行采样。
上述过程对经过调节的各路信号进行了实时的检测，获得各路信号的时 间戳信息和幅值信息，再根据各路初始信号的时间戳信息和幅值信息获得调 节控制参数和采样控制参数，并由调节模块根据调节控制参数对各路输入信 号进行实时的自适应控制，再根据采样控制参数对经过调节后的各路信号进 行实时采样，在受到各路输入信号干扰时，能够立即做出相应调节。
本实施例中，也可以通过芯片外围的CPU获得调节控制参数和采样控制 参数，具体过程为将时间戳信息和幅值信息发送给CPU;接收CPU根据时间戳信息和幅值信息获得调节控制参数和采样控制参数。
本实施例实现了对输入芯片的各路信号进行实时的检测及自适应调节，在 各路信号受到外部干扰时，能立即做出调整，提高了输入信号的质量，经过调 节后的输入信号再进行采样，保证了采样的准确性，并且提高了芯片可靠性。
图12为本发明信号调整方法第三实施例流程图，如图12所示，该方法
可以具体包括
300、 分别对至少一路调节信号进行边沿提取获得边沿提取的结果信息， 根据结果信息获取至少 一路调节信号的时间戳信息；
其中，对经过调节模块调节后的至少一路信号进行边沿提取参见图5,当 各路初始信号输入芯片时，对各路初始信号进行边沿提取；在对各路信号进 行边沿提取后，在边沿提取的结果信息中添加各路信号的时间戳，上述过程 可以实时获得各路调节信号的时间戳信息；
301、 对至少一路调节信号进行模数转换，获取至少一路调节信号的幅值 信息；
其中，获得至少一路调节信号幅值信息的过程还可以为根据片选控制 信号，在各路调节信号中选择选定信号，接收各路调节信号中选择的选定信 号，对选定信号进行模数转换获取选定信号的幅值信息。经过多次转换可获 得选定信号的完整时序图；获取各路信号时间戳和幅值信息的过程，该过程 可以实时获得各路调节信号的幅值信息。实时获取各路信号的时间戳和幅值 信息实现了对各路信号的实时检测。
302、 根据时间戳信息获得时延控制参数及釆样控制参数，根据幅值信息 获得阻抗匹配参数；
其中，通过各路信号的时间戳信息可以获得信号的脉宽以及每两路信号 之间的时延差，根据脉宽及每两路信号之间的时延差，可以获得各路信号的 有效窗口，参见图5和图6，以其中一路信号为基准，计算出其他各路信号与 该路信号的时延差值，获得其他各路信号的时延控制参数，并且根据有效窗口获得各路信号的采样控制参数，该参数可以为有效窗口的中点；根据各路
信号的幅值信息可以获得调节各路信号质量的阻抗匹配参数。
303、 根据时延控制参数对至少一路输入信号进行时延调节，并根据阻抗 匹配参数对经过时延调节后的至少 一路信号进行阻抗匹配；
304、 根据采样控制参数对至少一路调节信号进行采样获得采样结果，并 将采样结果发送给功能逻辑模块。
分别根据时延控制参数和阻抗匹配参数对对应的输入信号进行实时的时 延调节和阻抗匹配，参见图6和图7，并且对依次经过时延调节和阻抗匹配的 各路信号进行实时采样，实现了对各路信号的自适应控制，保证了发送给功 能逻辑模块的采样结果信息的正确性。
本实施例的信号调整方法通过对各路输入信号进行实时时延调节解决了 因为时延不一致造成的有效窗口小、采样错误的问题，经过时延调节后的有效 窗口得到大幅度的提高；并且对各路输入信号的进行实时阻抗匹配，解决了因 为阻抗不匹配造成噪声大、时序差的问题，使信号的时序得到良好改善，改善 了信号的质量；实现了对各路信号的实时检测与自适应调整，使信号测试成本 大大降低，解决了 PCB电路设计难、成本高的问题，并且提高了芯片的可靠性。
本领域普通技术人员可以理解实现上述方法实施例的全部或部分步 骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机 可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤； 而前述的存储介质包括ROM、 RAM、磁碟或者光盘等各种可以存储程序 代码的介质。
最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通 技术人员应当理解其依然可以对前述各实施例所记载的技术方案进行修 改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不 使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1、一种信号调整方法，其特征在于，包括接收至少一路输入信号，并根据调节控制参数分别对所述至少一路输入信号进行调节，获得至少一路调节信号；根据采样控制参数对所述至少一路调节信号进行采样获得采样结果，并将所述采样结果发送给功能逻辑模块。
2、 根据权利要求1所述的信号调整方法，其特征在于，所述接收至少一 路输入信号，并根据调节控制参数分别对所述至少一路输入信号进行调节， 获得至少一路调节信号之前获取所述至少一路调节信号的时间戳信息，并获取所述至少一路调节信 号的幅值信息；根据所述时间戳信息和所述幅值信息，获得所述调节控制参数和所述采 样控制参数。
3、 根据权利要求2所述的信号调整方法，其特征在于，所述获取所述至 少 一路调节信号的时间戳信息包括分别对所述至少 一路调节信号进行边沿提取获得边沿提取的结果信息； 根据所述结果信息获取所述至少 一路调节信号的时间戳信息。
4、 根据权利要求2所述的信号调整方法，其特征在于，所述获取所述至 少 一路调节信号的幅值信息包括对所述至少一路调节信号进行模数转换，获取所述至少一路调节信号的 幅值信息；或接收所述至少 一路调节信号中选择的选定信号，对所述选定信号进行模 数转换获^^所述选定信号的幅值信息。
5、 根据权利要求4所述的信号调整方法，其特征在于，接收所述至少一 路调节信号中选择的选定信号，对所述选定信号进行模数转换获取所述选定 信号的幅值信息之前根据片选控制信号，在所述至少 一路调节信号中选择所述选定信号。
6、 根据权利要求2所述的信号调整方法，其特征在于，所述根据所述时间戳信息和所述幅值信息，获得所述调节控制参数和所述采样控制参数包括 根据所述时间戳信息获得时延控制参数及采样控制参数，根据所述幅值信息 获得阻抗匹配参数。
7、 根据权利要求6所述的信号调整方法，其特征在于，所述方法还包括 根据所述时延控制参数对所述至少一路输入信号进行时延调节，并根据所述阻抗匹配参数对经过所述时延调节后的至少一路信号进行阻抗匹配。
8、 根据权利要求2所述的信号调整方法，其特征在于，所述根据所述时 间戳信息和所述幅值信息，获得所述调节控制参数和所述采样控制参数包括将所述时间戳信息和所述幅值信息发送给CPU;接收所述CPU根据所述时间戳信息和所述幅值信息获得的所述调节控制 参数和所述采样控制参数。
9、 一种信号调整装置，包括功能逻辑模块，其特征在于，还包括 至少一个调节模块，用于接收至少一路输入信号并根据调节控制参数分别对所述至少一路输入信号进行调节获得至少一路调节信号，并将所述至少 一路调节信号发送给采样控制模块；采样控制模块，用于接收所述至少一个调节模块发送的所述至少一路调 节信号，根据采样控制参数对所述至少一路调节信号进行采样后发送给所述 功能逻辑模块。
10、 根据权利要求9所述的信号调整装置，其特征在于，还包括 检测模块，用于获得所述至少一路调节信号的时间戳信息，并将所述时间戳信息发送给控制模块；至少一个模数转换模块，用于对所述至少一路调节信号分别进行模数转 换获得所述至少一路调节信号的幅值信息，并将所述幅值信息发送给所述控 制模块；控制模块，用于根据所述时间戳信息和所述幅值信息获得所述调节控制 参数和所述采样控制参数，并将所述采样控制参数发送给所述采样控制模块、 将所述调节控制参数发送给所述调节模块。
11、 根据权利要求IO所述的信号调整装置，其特征在于，所述控制模块包括控制子模块，用于将接收到所述检测模块发送的所述时间戳信息和所述 幅值信息转发给处理子模块，并将所述处理子模块获得的所述采样控制参数发送给所述釆样控制模块、将所述调节控制参数发送给所述调节模块；处理子模块，用于根据所述控制子模块发送的所述时间戳信息和所述幅 值信息获得所述调节控制参数和所述采样控制参数，并将所述调节控制参数 和所述采样控制参数发送给控制子模块。
12、 根据权利要求10或11所述的信号调整装置，其特征在于，所述检 测模块包括至少一个边沿提取子模块，用于对所述至少一路调节信号分别进行边沿 提取获得所述至少 一路调节信号的结果信息，并将所述结果信息发送给检测 子模块；检测子模块，用于根据所述结果信息获得所述至少一路调节信号时间戳 信息，并将所述时间戳信息发送给所述控制模块。
13、 根据权利要求IO所述的信号调整装置，其特征在于，还包括 片选模块，用于根据接收所述控制模块发送的片选控制信号，在所述至少一路调节信号中选择选定信号，并将所述选定信号发送给所述模数转换模 块。
14、 根据权利要求IO所述的信号调整装置，其特征在于，所述调节模块 包括时延控制子模块，用于根据所述控制模块发送的、所述控制模块根据所 述时间戳信息获得的时延控制参数对所述至少 一路输入信号进行时延调节，并发送给阻抗匹配子模块；阻抗匹配子模块，用于根据所述控制模块发送的、所述控制模块根据所述幅值信息获得的阻抗匹配参数对经过所述时延控制子才莫块时延调节的所述至少 一路输入信号进行阻抗匹配。
全文摘要
本发明实施例提供一种信号调整方法以及信号调整装置。该方法包括接收至少一路输入信号，并根据调节控制参数分别对至少一路输入信号进行调节，获得至少一路调节信号；根据采样控制参数对至少一路调节信号进行采样获得采样结果，并将采样结果发送给功能逻辑模块。该装置包括功能逻辑模块、至少一个调节模块和采样控制模块，调节模块用于接收至少一路输入信号并根据调节控制参数对至少一路输入信号进行调节，获得至少一路调节信号；采样控制模块用于接收至少一个调节模块发送的调节信号，根据采样控制参数对调节信号进行采样后发送给功能逻辑模块。本发明实施例实现对输入芯片的信号进行调整及采样，使芯片处理结果更加准确，提高芯片的可靠性。
文档编号G05B19/048GK101477338SQ20081024759
公开日2009年7月8日 申请日期2008年12月30日 优先权日2008年12月30日
发明者方陆军, 沈永坚, 田维新, 邱淑康, 颜静斌 申请人:华为技术有限公司