专利名称：一种低压差线性稳压器的制作方法
技术领域：
本实用新型属于电源管理技术领域，具体涉及一种低压差线性稳压器(LDO，Low Dropout Regulator)的设计。
背景技术：
作为改善全电池供电设备静态功耗和电池供电时间的解决方案，电源管理模块起着非常重要的作用。低压差线性稳压器作为电源管理模块中的一个重要类型，由于能给噪声敏感的模拟模块提供低噪声、高精度的供电电压而被广泛应用。随着便携式设备的广泛应用，对LDO的性能也提出了新的要求更低的功耗，即更小的静态电流；更好的瞬态响应， 即更优的补偿方式和拓扑结构。对于只能集成有限负载电容的低压、无电容LDO来说，已提出了多种摆率增强电路来实现快速负载瞬态响应。为了保证低的静态电流，当前许多先进的摆率增强电路(SRE， Slew Rate Enhancement)都被设计成负载电流的函数，但是这种设计在重负载下会导致大的功耗，并且传统的SRE电压缓冲器有限的输出摆幅使它不适合在低电源电压下工作。而其它的一些设计，比如采用电容耦合技术，比较复杂而且需要增加许多其他的辅助电路，这些辅助电路会限制其在普通放大器上应用。
实用新型内容本实用新型的目的是为了解决现有的快速负载瞬态响应的低压差线性稳压器结构复杂的问题，提出了一种低压差线性稳压器。本实用新型的技术方案一种低压差线性稳压器，包括误差放大器、反馈采样网络、偏置电路和摆率增强电路，其特征在于，摆率增强电路的一部分包含于误差放大器之中，误差放大器包括第一 PMOS管、第二 PMOS管、第一匪OS管、第二匪OS管和第三匪OS管、 第四NMOS管；其中第一 NMOS管和第二 NMOS管又作为摆率增强电路的组成部分，摆率增强电路还包括第一电容和第二电容；反馈采样网络包括第三PMOS管、第一电阻、第二电阻和第三电阻；具体连接关系如下第一 PMOS管、第二 PMOS管和第三PMOS管的源极分别与外部的电源电压相连接，第一 PMOS管的栅漏短接，并与第二 PMOS管的栅极、第一 NMOS管的漏极相连；第二 PMOS管的漏极与第二 NMOS管的漏极相连，第一 NMOS管的栅极与第三NMOS管的栅极相连，第二 NMOS管的栅极与第四NMOS管的栅极相连，第一 NMOS管的源极与第三NMOS 管的漏极相连，第二 NMOS管的源极与第四NMOS管的漏极相连并作为所述低压差线性稳压器的输入端，第三NMOS管和第四NMOS管的源极与偏置电路相连，第二 NMOS管的源极与第一电容的一端相连，第一电容的另一端与第二电容的一端相连，并作为所述低压差线性稳压器的输出端，第二电容的另一端与偏置电路的输入端相连；第三PMOS管的栅极与第二 PMOS管的漏极相连，第一、第二、第三电阻顺次连接于第三PMOS管的漏极与地之间；第二和第三电阻的连接点与第三NMOS管的栅极相连。[0007]进一步的，所述偏置电路包括第五NMOS管、第六NMOS管和第七NMOS管，其中所述 NMOS管的源极分别接地，所述NMOS管的栅极分别与第五NMOS管的漏极相连，第六NMOS管的漏极接所述误差放大器的第四NMOS管的源极，第五NMOS管的漏极作为偏置电路的输入端接外部电流源，第七NMOS管的漏极接所述低压差线性稳压器的输出端。进一步的，所述的低压差线性稳压器还包括补偿电路，所述补偿电路包括第三电容、第四电容和第四电阻，其中，第三电容的一端与反馈采样网络的第三PMOS管的栅极相连，另一端与第四电阻的一端相连，第四电阻的另一端与所述低压差线性稳压器的输出端以及第四电容的一端相连，第四电容的另一端与误差放大器的第四NMOS管的栅极相连。本实用新型的有益效果本实用新型的线性稳压器通过两个NMOS管和两个电容构成了摆率增强电路，不需要过多额外的辅助电路，结构简单、功耗较低，在不降低性能前提下，可以将其应用于低压下，具有极快的瞬态响应。
图1为本实用新型的低压差线性稳压器结构示意图。图2为本实用新型的低压差线性稳压器的整体电路示意图。图3为本实用新型的低压差线性稳压器的小信号等效电路示意图。
具体实施方式
以下结合附图和具体的实施例对本实用新型作进一步的阐述。本实用新型的低压差线性稳压器结构示意图如图1所示，包括误差放大器摆率增强电路以及反馈采样网络，而摆率增强电路是集成在误差放大器和输出VOUT之间，CFU CF2分别用来进行密勒补偿和相位超前补偿。本实用新型LDO的整体电路示意图如图2，一种低压差线性稳压器，包括误差放大器、反馈采样网络、偏置电路和摆率增强电路，摆率增强电路的一部分包含于误差放大器之中，误差放大器包括第一 PMOS管MPl、第二 PMOS管MP2、第一 NMOS管MNl、第二 NMOS管MN2 和第三匪OS管MN3、第四匪OS管MN4 ；其中第一匪OS管丽1和第二匪OS管MN2又作为摆率增强电路的组成部分，摆率增强电路还包括第一电容Cl和第二电容C2 ；反馈采样网络包括第三PMOS管MP3、第一电阻RFl、第二电阻RF2和第三电阻RF3 ；具体连接关系如下第一 PMOS管MPl、第二 PMOS管MP2和第三PMOS管MP3的源极分别与外部的电源电压VDD相连接，第一 PMOS管MPl的栅漏短接，并与第二 PMOS管MP2的栅极、第一 NMOS管丽1的漏极相连；第二 PMOS管MP2的漏极与第二 NMOS管丽2的漏极相连，第一 NMOS管丽1的栅极与第三NMOS管丽3的栅极相连，第二 NMOS管丽2的栅极与第四匪OS管的栅极相连，第一匪OS管丽1的源极与第三匪OS管丽3的漏极相连，第二匪OS管丽2的源极与第四NMOS管MN4的漏极相连，并作为所述LDO的输入端，输入基准电压VREF， 第三NMOS管丽3和第四NMOS管MN4的源极与偏置电路相连，第二 NMOS管丽2的源极与第一电容Cl的一端相连，第一电容Cl的另一端与第二电容C2的一端相连，并作为所述LDO 的输出端VOT，第二电容C2的另一端与偏置电路的输入端相连；第三PMOS管MP3的栅极与第二 PMOS管MP2的漏极相连，第一电阻RFl、第二电阻RF2和第三电阻RF3顺次连接于第三 PMOS管MP3的漏极与地之间；第二电阻RF2和第三电阻RF3的连接点VFB与第三NMOS管丽3的栅极相连。这里第三PMOS管MP3为功率管。这里，偏置电路包括第五匪OS管MN5、第六匪OS管丽6和第七匪OS管MN7，其中所述NMOS管的源极分别接地，所述NMOS管的栅极分别与第五NMOS管丽5的漏极相连，第六NMOS管MN6的漏极接所述误差放大器的第四NMOS管MN4的源极，第五NMOS管丽5的漏极作为偏置电路的输入端接外部电流源IB，第七NMOS管丽7的漏极接所述LDO的输出端。这里，所述的LDO还包括补偿电路，所述补偿电路包括第三电容CFl、第四电容CF2 和第四电阻RC，其中，第三电容CFl的一端与反馈采样网络的第三PMOS管MP3的栅极相连， 另一端与第四电阻RC的一端相连，第四电阻RC的另一端与LDO的输出端以及第四电容CF2 的一端相连，第四电容CF2的另一端与误差放大器的第四NMOS管MN4的栅极相连。本实用新型的LDO可以被看作是两级放大器，其中MP1、MP2、丽3和MN4作为第一级的单级电压放大器，功率管MP3作为放大器的第二级输入，丽5、丽7和MN6组成偏置电路。摆率增强电路作为电容耦合前馈补偿包括丽1、丽2以及Cl、C2。由于电容耦合方法的应用，不论是在轻负载还是重负载下都没有多余的静态电流附加到主环路，而仅仅是静态电流IQ。由于只使用了几个器件以及一些镜像结构，使得这种结构能够被应用在一般的差分放大器中。功率管栅极的最小电压是为使MN6、丽2工作在饱和区，其中M5工作线性区，即
Vdsat，MN6+Vds, MN4+Vdsat,丽2 — ^low〈 Vdsat，丽6+Vdsat，MM+Vdsat，MN2。其中Vdsat,丽4、Vdsat,腿、Vdsat,M2分别为MN4、MMK丽2的饱和漏源电压，Vds,m4为MN4 在线性区时的漏源电压，Vlw为功率管栅极的最小电压。而传统的摆率增强一般用源跟随器作为缓冲器，这使它的动态范围被限制在 Vthp I +2Vov =Vin-Vov (其中Vthp为PMOS管的阈值电压，Vov为MOS管的过驱动电压，Vin为外部
的电源电压VDD)。而本实用新型提到的功率管栅极电位的动态范围为(VlOT:VIN-Vw)，使得它更适合低压应用。本实用新型所提出的LDO小信号模型如图3所示。A1和r0分为第一级的单级差分放大器的等效电压增益和输出电阻，gmpi表示第i个PMOS管的跨导，gmni表示第i个NMOS 管的跨导，R·为负载电阻，输出端的等效输出电阻可以写成P(RF1+RF2+RF3)。忽略高频
零极点，传输函数力=^￥可以表示为
权利要求1.一种低压差线性稳压器，包括误差放大器、反馈采样网络、偏置电路和摆率增强电路，其特征在于，摆率增强电路的一部分包含于误差放大器之中，误差放大器包括第一 PMOS 管、第二 PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管、第四NMOS管；其中第一 NMOS 管和第二 NMOS管又作为摆率增强电路的组成部分，摆率增强电路还包括第一电容和第二电容；反馈采样网络包括第三PMOS管、第一电阻、第二电阻和第三电阻；具体连接关系如下第一 PMOS管、第二 PMOS管和第三PMOS管的源极分别与外部的电源电压相连接，第一 PMOS管的栅漏短接，并与第二 PMOS管的栅极、第一 NMOS管的漏极相连；第二 PMOS管的漏极与第二 NMOS管的漏极相连，第一 NMOS管的栅极与第三NMOS管的栅极相连，第二 NMOS管的栅极与第四NMOS管的栅极相连，第一 NMOS管的源极与第三NMOS管的漏极相连，第二 NMOS管的源极与第四NMOS管的漏极相连并作为所述低压差线性稳压器的输入端，第三NMOS管和第四NMOS管的源极与偏置电路相连，第二 NMOS管的源极与第一电容的一端相连，第一电容的另一端与第二电容的一端相连，并作为所述低压差线性稳压器的输出端，第二电容的另一端与偏置电路的输入端相连；第三PMOS管的栅极与第二 PMOS 管的漏极相连，第一、第二、第三电阻顺次连接于第三PMOS管的漏极与地之间；第二和第三电阻的连接点与第三NMOS管的栅极相连。
2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述偏置电路包括第五 NMOS管、第六NMOS管和第七NMOS管，其中所述NMOS管的源极分别接地，所述NMOS管的栅极分别与第五NMOS管的漏极相连，第六NMOS管的漏极接所述误差放大器的第四NMOS管的源极，第五NMOS管的漏极作为偏置电路的输入端接外部电流源，第七NMOS管的漏极接所述低压差线性稳压器的输出端。
3.根据权利要求1或2所述的低压差线性稳压器，其特征在于，所述的低压差线性稳压器还包括补偿电路，所述补偿电路包括第三电容、第四电容和第四电阻，其中，第三电容的一端与反馈采样网络的第三PMOS管的栅极相连，另一端与第四电阻的一端相连，第四电阻的另一端与所述的低压差线性稳压器的输出端以及第四电容的一端相连，第四电容的另一端与误差放大器的第四NMOS管的栅极相连。
专利摘要本实用新型公开了一种低压差线性稳压器。针对现有低压差线性稳压器结构复杂的问题，本实用新型的LDO包括误差放大器、反馈采样网络、偏置电路和摆率增强电路，其特征在于，摆率增强电路的一部分包含于误差放大器之中，误差放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管、第四NMOS管；其中第一NMOS管和第二NMOS管又作为摆率增强电路的组成部分，摆率增强电路还包括第一电容和第二电容。本实用新型的稳压器通过两个NMOS管和两个电容构成了摆率增强电路，不需要过多额外的辅助电路，结构简单、功耗较低，在不降低性能前提下，可以将其应用于低压下，具有极快的瞬态响应。
文档编号G05F1/56GK202033682SQ20112014721
公开日2011年11月9日 申请日期2011年5月11日 优先权日2011年5月11日
发明者周泽坤, 张波, 明鑫, 王会影, 石跃, 胡志明 申请人:电子科技大学