专利名称：一种基于fpga实现gmsk信号发生器的方法
技术领域：
本发明涉及通信领域的数字信号处理系统，尤其涉及一种基于FPGA实现GMSK信号发生器的方法。
背景技术：
数字滤波器通常都是应用于修正或改变时域或频域中信号的属性。最为普通的数字滤波器就是线性时间不变量(LTI)滤波器。LTI数字滤波器根据单位脉冲响应h (η)的时间特性可分为无限长单位脉冲响应(IIR)数字滤波器和有限长单位脉冲响应(FIR)滤波器两种。 FIR (Finite Impulse Response)滤波器是数字信号处理系统中最基本的兀件,它可以实现任意幅频特性的同时能够保证严格的线性相位特性，同时其单位冲激响应是有限的，是没有输入到输出的反馈的稳定系统。因此在通信、图像处理、模式识别等领域都有着广泛的应用。GMSK信号发生器的高斯滤波最小移频键控(GMSK)是一种特殊的CPFSK调制，它利用高斯滤波器对基带信号进行预处理，使得信号的功率谱在主瓣以外衰减较快，主瓣宽度窄对邻道干扰较小，因此应用比较广泛。实现GMSK信号发生器调制的关键是高斯滤波器的设计。滤波器在信号处理、信号检测等通信领域有非常重要的应用，在实时系统中，对滤波器的性能和处理速度有非常严格的要求，特别是快速实时系统中，处理速度至关重要。为了使输出频谱密集，高斯滤波器必须具备以下特性窄带和尖锐的截止特性，以抑制信号发生器输入信号中的高频分量，Ω脉冲响应过冲量小，以防止瞬时频偏过大，保持滤波器输出脉冲响应曲线下的面积对应于P/2的相移，使调制指数为1/2，而实现以上性能一般是通过采用硬件直接数字实现GMSK调制。GMSK信号发生器一般采用模拟滤波器和压控振荡器来实现，但是模拟电路的实现方式灵活性低，参数配置需要通过改变片外硬件参数来实现。由于全数字化通信系统的发展，以模拟或模数混合的GMSK信号发生器已不能适应通信系统现代化需求，因而，需要探索一种GMSK信号发生器实现全数字化的新方法。
发明内容
本发明的目的在于克服现有技术的不足，特别研发一种基于FPGA实现GMSK信号发生器的方法。该方法可以根据需要灵活调整高斯滤波器的阶数和参数，满足不同系统条件下的带宽需求和性能要求，而且实现的速度快，效率高。本发明为实现上述目的采取的技术方案是一种基于FPGA实现GMSK信号发生器的方法，其特征在于将NRZ编码模块、高斯滤波模块、相位累加模块、正交调制模块和D/A转换模块集成在FPGA芯片上，其方法步骤如下
(一).NRZ编码模块编码对输入的数字信号进行编码，当数字信号为O时，对应选通信号-1作为NRZ编码模块信号输出；当输入信号为I时，选通信号+1作为NRZ编码模块信号输出；
(二).选择滤波方式进行滤波高斯滤波模块包括两种高斯滤波的方式，一种为FIR数字滤波的方式，另一种为基于波形存储的滤波方式，根据不同的滤波要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波模块；当控制信号选通开关SELl为I时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SELl为O时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为O，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波；
(三).相位累加模块将高斯滤波后的信号进行累加，累加后的输出信号即为该时刻所表示的相位值；
(四).正交调制模块将经过累加后的相位值分两路进行ROM查表，分别得到对应该相位的一路的余弦值和另一路的正弦值；
(五)·正交调制模块将其中一路的余弦值与COSWt信号相乘，将另一路的正弦值与sinwt/[目号相乘,两路/[目号的乘积相减之差即为广生的GMSK调制/[目号；
(六).最后D/A转换模块将GMSK调制数字信号变换为用于示波器观测的GMSK模拟调制信号输出。本发明的有益效果是采用本方法实现的GMSK信号发生器调制的信号可根据系统的滤波要求，通过灵活的控制滤波方式的切换，选择不同滤波方式的滤波器，以实现不同系统带宽需求的GMSK信号产生，而且本方法具有实现速度快，占用资源少的特点，从而满足数字信号处理系统对GMSK信号发生器实现全数字化的需求。
图1为本发明实现的GMSK信号发生器的系统框 图2为本发明实现高斯滤波模块的数字逻辑电路原理框 图3为本发明实现FIR数字滤波方式的滤波模块原理框 图4为本发明实现基于波形存储滤波方式的滤波模块原理框图。
具体实施例方式以下结合附图对本发明作进一步说明参照图1和图2，本方法是将NRZ编码模块、高斯滤波模块、相位累加模块、正交调制模块和D/A转换模块集成在FPGA芯片上，其方法步骤如下
(一).NRZ编码模块编码对输入的数字信号进行编码，当数字信号为O时，对应选通信号-1作为NRZ编码模块信号输出；当输入信号为I时，选通信号+1作为NRZ编码模块信号输出；
(二)·选择滤波方式高斯滤波模块包括两种高斯滤波的方式，一种为FIR数字滤波的方式，另一种为基于波形存储的滤波方式，根据不同的滤波要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波模块；当控制信号选通开关SELl为I时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SELl为O时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为0，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波；
(三).相位累加模块将高斯滤波后的信号进行累加，累加后的输出信号即为该时刻所表示的相位值；
(四).正交调制模块将经过相位累加后的相位值分两路进行ROM查表，分别得到对应该相位的一路的余弦值和另一路的正弦值；
(五)·正交调制模块将其中一路的余弦值与coswt信号相乘，将另一路的正弦值与sinwt/[目号相乘，两路/[目号的乘积相减之差即为广生的GMSK调制/[目号；
(六).最后D/A转换模块将GMSK调制数字信号变换为用于示波器观测的GMSK模拟调制信号输出。参照图3，本方法实现的FIR数字滤波方式的滤波模块包括N级移位寄存器D，每级移位寄存器D的输入信号与每级的滤波器系数coef相乘后进行求和，其求和计算结果即为FIR数字滤波方式的滤波模块的输出信号。参照图4，本方法实现的基于波形存储方式的滤波模块包括五个移位寄存器D，移位寄存器D的每一级的输出作为下一级的输入信号，五个移位寄存器中的五个数据分别存储在缓冲器中，缓冲器通过串并转换的方式将存储的数据并行传输给计数器，计数器根据过采样率来决定累加次数，ROM中预先存储好对应五个输入数据的高斯滤波的时域波形，最后将计数器累加次数作为ROM的输入地址，根据所存储数据进行ROM查表，以此读取相应的滤波后输出的频率信号。本发明各模块具体功能如下
NRZ (不归零)编码模块NZR编码模块是FPGA内部接收外部数据的第一个模块，外部输入的数字信号通过FPGA的IO 口传输给NRZ编码模块，其实现原理就是一个数据选通器，输入给NRZ编码模块的数字信号为“O”时，对应选择信号“-1”作为本模块信号输出；当输入信号为“I”时，选通信号“+I”作为本模块信号输出，输入信号为Ibit,输出信号为2bit。高斯滤波模块本模块由两部分组成，如图2所示，一部分是FIR高斯滤波器，负责典型的高斯滤波作用，另一部分是存储了多种参数的高斯滤波的时域波形，根据系统的配置进行相应的调度，灵活选取不同系数的，产生不同效果高斯滤波。根据不同的高斯滤波的要求，通过控制信号选通开关SEL进行切换来选取滤波的方式，然后开启对应的滤波模块，如图2所示。如图3所示，为实现FIR高斯滤波器部分，从图中可以看出数据经过N级移位寄存器D延迟分别与滤波器系数coef进行相乘后进行求和，其计算结果就是高斯滤波器的输出，这是FIR滤波器。如图4所示，为通过波形存储的方式来实现高斯滤波部分，此滤波器一般用于GMSK的调制，ROM存储脉冲波形的高斯时域响应，数据输入通过Nbit移位寄存器，然后通过串并转换把数据作为地址并行传输给计数器，计数器以时钟(CLK)为单位根据采样率来决定累加次数，最后将计数器的结果作为ROM的输入地址来读取相应的滤波结果。相位累加模块本模块将高斯滤波后的信号进行累加，将输入的信号幅度作为相位关键字变为相位瞬时值输送给后级模块，进行相应的调制。正交调制模块本发明中GMSK采用的是正交调制的方式，如图1所示，将经过相位累加后的输出信号(即该时刻所表示的相位值)进行ROM查表，分别得到对应相位的I路的余弦值和Q路的正弦值，然后进行正交调制，一路乘以coswt,另一路对应乘以sinwt信号，两路做减法即产生GMSK调制数字信号。D/A转换模块本模块实现的是将数字信号转换为模拟信号的过程，将调制的GMSK调制数字信号变换为可以用示波器观测的GMSK模拟调制信号。
权利要求
1.一种基于FPGA实现GMSK信号发生器的方法，其特征在于将NRZ编码模块、高斯滤波模块、相位累加模块、正交调制模块和D/A转换模块集成在FPGA芯片上，其方法步骤如下 (一).NRZ编码模块编码对输入的数字信号进行编码，当数字信号为O时，对应选通信号-I作为NRZ编码模块信号输出；当输入信号为I时，选通信号+1作为NRZ编码模块信号输出； (二).选择滤波方式进行滤波高斯滤波模块包括两种高斯滤波的方式，一种为FIR数字滤波的方式，另一种为基于波形存储的滤波方式，根据不同的滤波要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波模块；当控制信号选通开关SELl为I时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SELl为O时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为O，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波； (三).相位累加模块将高斯滤波后的信号进行累加，累加后的输出信号即为该时刻所表示的相位值； (四).正交调制模块将经过累加后的相位值分两路进行ROM查表，分别得到对应该相位的一路的余弦值和另一路的正弦值； (五)·正交调制模块将其中一路的余弦值与COSWt信号相乘，将另一路的正弦值与sinwt/[目号相乘，两路/[目号的乘积相减之差即为广生的GMSK调制/[目号； (六).最后D/A转换模块将GMSK调制数字信号变换为用于示波器观测的GMSK模拟调制信号输出。
2.根据权利要求I所述的一种基于FPGA实现GMSK信号发生器的方法，其特征在于所述的FIR数字滤波方式的滤波模块包括N级移位寄存器D，每级移位寄存器D的输入信号与每级的滤波器系数coef相乘后进行求和，其求和计算结果即为FIR数字滤波方式的滤波模块的输出信号。
3.根据权利要求I所述的一种基于FPGA实现GMSK信号发生器的方法，其特征在于所述的基于波形存储方式的滤波模块包括五个移位寄存器D,移位寄存器D的每一级的输出作为下一级的输入信号，五个移位寄存器中的五个数据分别存储在缓冲器中，缓冲器通过串并转换的方式将存储的数据并行传输给计数器，计数器根据过采样率来决定累加次数，ROM中预先存储好对应五个输入数据的高斯滤波的时域波形，最后将计数器累加次数作为ROM的输入地址，根据所存储数据进行ROM查表，以此读取相应的滤波后输出的频率信号。
全文摘要
本发明涉及一种基于FPGA实现GMSK信号发生器的方法。本方法是将NRZ编码模块、高斯滤波模块、相位累加模块、正交调制模块和D/A转换模块集成在FPGA芯片上，通过NRZ编码、选择滤波方式进行滤波、对滤波后的信号累加为相位值、将相位值分两路进行ROM查表，将其中一路的余弦值与coswt信号相乘，将另一路的正弦值与sinwt信号相乘，两路信号的乘积相减之差即产生GMSK调制信号。采用本方法实现的GMSK信号发生器调制的信号可根据系统的滤波要求，通过灵活地控制滤波方式的切换来选择不同滤波方式的滤波器，以实现不同系统带宽需求的GMSK信号产生，而且本方法具有实现速度快，占用资源少的特点，从而满足数字信号处理系统对GMSK信号发生器实现全数字化的需求。
文档编号G05B19/042GK102983839SQ20121051570
公开日2013年3月20日 申请日期2012年12月5日 优先权日2012年12月5日
发明者曹晓冬, 马彪, 张鹏泉, 李柬, 范玉进, 褚孝鹏, 张波, 李羚梅, 夏爽 申请人:天津光电通信技术有限公司