一种稳定的低压降稳压器的制造方法
【专利摘要】一种稳定的低压降稳压器，其中所述串联导通晶体管的高阻抗电极（集电极/漏极）连接到其输出端子，一个分流晶体管的低阻抗电极（发射极/源极）连接到其输出端子。该电路配置确保分流晶体管始终导通，低阻抗电极将稳定电路的操作，而无需任何外部元件。该电路可用双极或CMOS形式制作，并采用低压降配置。
【专利说明】一种稳定的低压降稳压器
【技术领域】
[0001]本发明涉及稳压器，特别是三端稳压器。这些器件响应一个不稳定的输入电压，并提供一个输出电压，对负载的变化或输入电压的变化的响应变化不显著。这些器件采用的电路，在宽的温度范围内，提供基本恒定的输出电压。
【背景技术】
[0002]众所周知的是，当稳压器是从功率晶体管的发射极输出时，稳压器有最好的动态稳定性。例如，行业标准的LM117系列和LM140系列设备，就是相对稳定的，无需外部元件。相反，当从功率晶体管的集电极输出时，行业标准的LM120系列和LM137系列器件通常是这样的，如果需要稳定性，相对大的电容必须被连接到输出端。如果是钽和10-25微铝的话，LMl20和LM137规格要求至少一个微法的输出电容。较高的值是优选的。
[0003]虽然上述设备都是双极型晶体管结构，同样的考虑也适用于金属氧化物半导体(MOS)结构。特别的是，有用的稳压器正在使用互补MOS (CMOS)器件构造。在CMOS中，上述表示适用于功率晶体管的源极和漏极。当功率晶体管的源极提供输出时，电路是相对稳定的。然而，当从功率晶体管的漏极输出时，必须采用一个较大的输出电容。
[0004]了解到上述表达的不稳定性的原因，是由于反馈环路增益。在一个稳压器中，功率晶体管是一个被引用到一个恒定电压上的高增益负反馈回路的一部分。当功率晶体管的发射极/源极提供输出，电压增益就会小于1，并且电路趋于稳定。当集电极/漏极提供输出时，电压增益取决于负载阻抗，可以是相当大。一个较大的输出电容，因此需要限制交流增益，以便实现稳定。
[0005]在下面的讨论中，被称为双极型晶体管的发射极和MOS晶体管的源极为低阻抗电极。双极型晶体管的集电极和MOS晶体管的漏极为高阻抗电极，这些特性提供功能等同的设备。双极型晶体管的基极和MOS晶体管的栅极为控制电极，因为它们功能上是等价的。
[0006]另一个电源特性就是它的电压差。这被定义为输入输出的电压差，此时该电路停止对输入电压的进一步降低的调节。作为一个实际问题，低压降是一种优点，被视为重要的电池供电应用。通常情况下，对于以上提及的设备，漏失电压是2伏的顺序，且与温度呈负相关。以上所有的指定设备系列采用达林顿复合晶体管，它连接功率输出或导通晶体管。这意味着，输入的达林顿晶体管的基极，在发射极之上，必须至少是的两倍，集电极必须至少有一个甚小口径终端在这上面。然而，LM120需要Via+甚小口径终端。在较低的操作温度，这通常是约2伏的电压降。该压降有时也被称为“净空高度”，因为稳压器输入必须足够高,这样它会容纳加上电压差的输出电压。
[0007]低压降稳压器的例子是LM2930和LM2931系列设备。它们的额定电流分别是150毫安和100毫安，并且它们在额定电流时都有一个小于0.6伏的额定功率差。由于它们的输出是一个PNP晶体管的集电极，在它们的输出端，它们都需要电容器。最小电容值分别规定在10和22微法。
【发明内容】
[0008]本发明的一个目的是增加低压降稳压器的稳定性。
[0009]本发明进一步的目的是在稳压器中采用一个晶体管，其中晶体管的高阻抗端子连接到稳压器的输出，而且其中一个晶体管的低阻抗端子也被连接到输出端，以保持稳压器的稳定。
[0010]本发明的技术解决方案:
[0011]这些目的是以下列方式实现的。在一个稳压器电路中，传输晶体管的低阻抗电极(发射极/源极)连接到正输入端，高阻抗电极(集电极/漏极)连接到其输出端。通常情况下，这种晶体管是一个双极性PNP或P沟道MOS晶体管。控制电极(基极/栅极)在电势低于电源输入电压时工作以致传输晶体管被打开。此连接提供最低电压差，但没有任何其他的稳定性，通常需要较大的输出电容。为了提供所需的稳定性，一个第二或分流晶体管提供其低阻抗电极(发射极/源极)连接到稳压器的输出端，它的高阻抗(集电极/漏极)连接到稳压器的返回端。分流晶体管被作为稳压器的负反馈回路的一部分，并提供装置，以确保所有操作条件下，它是导电的。稳压器电路包括一个温度稳定的参考电压发生器，被耦合以驱动一个第一运算放大器(运算放大器)，这反过来又被耦合到分流晶体管的控制电极(基极/栅极)。一个电阻器和分流晶体管的高阻抗电极(集电极/漏极)串联耦合，并耦合到一个具有输入偏移电压的第二运算放大器上。这第二运算放大器的输出端被耦合到传输晶体管的控制电极(基极/栅极)。因此，稳压器包括一个高增益的反馈回路，它具有参考发生器的放大器，分流晶体管，两个运算放大器和传输晶体管。由于和分流晶体管串联的电阻被耦合到第二运算放大器的输入端，它两端的电压必须等于第二运算放大器的偏移电压。因此，在整体反馈回路中的一个反馈回路在运行。这种次级反馈回路，确保分流晶体管始终打开，且其低阻抗电极(发射极/源极)将运作来稳定稳压器。由于传输晶体管只涉及单个晶体管，所以漏失电压被减至最小。
[0012]对比专利文献:CN200993746Y低压降稳压器 200620172920.2，CN201936213U 低压降稳压器201020687789.X。
[0013]【专利附图】
【附图说明】:
[0014]图1是本发明的电路的原理方框图。
[0015]图2是本发明的电路的详细原理图。
[0016]【具体实施方式】:
[0017]应当理解的是，当下面的描述中被定向到一个CMOS结构时，本发明也适用于双极型晶体管电路。例如，在所示的P沟道晶体管中，一个PNP双极型晶体管可以被取代，在所示的N沟道晶体管中，一个NPN型双极型晶体管可以被取代。凡这样做时，双极型晶体管的集电极替代MOS晶体管的漏极，发射极替代源极，以及基极替代栅极。传统的CMOS制造是为了优选实施例。对于同样的双极性建设，传统的单片式，外延，PN结隔离处理是首选。此夕卜，虽然所示的CMOS电路和N阱CMOS有关，但是各种组件可以被制造为P阱器件。在这后一种情况下，所有示出的晶体管元件可以被补充，电源的极性可以逆转。
[0018]在图1中，基本要素以原理方框图的形式列出。电源输入端正极接端子10，负极连接到接地端11。稳压输出出现在端子12。串联导通的P沟道晶体管13连接在端子10和12之间。由于晶体管13的源极被连接到端子10，它的栅极将工作在一个较低的电位，稳压器漏失电位将被最小化。在所示的电路中，漏失电位可以是一个电压的一小部分那么小。然而，晶体管13的漏极连接到输出端子12，就它本身而言，这样的配置是不稳定的。因此，需要某种形式的稳定。分流P沟道晶体管14的源极连接到输出端子12，并且其漏极返回到地面。由于晶体管14的源极是低阻抗的电极，它将稳定该电路。晶体管13和14显然可以换成双极型PNP晶体管，其被连接的发射极代替源极，连接的集电极代替漏极。
[0019]参考电压发生器15研发了一个温度稳定的带隙参考电压，包含一个电压分压器，响应一个在端子12上的稳定的电压。参考电压发生器15驱动运算放大器16，进而驱动晶体管14的栅极。电阻器17将晶体管14的漏极返回到地面，使晶体管14可以作为一个共源极放大器。通过一个内部开发的偏移电压源19，运算放大器18被直接耦合到电阻器17上。偏移量的极性是这样的，当运算放大器18的输入端在相同的电位，偏移电压作为晶体管14的漏极的一个小的正电位，出现在电阻器17两端。运算放大器18的输出端驱动晶体管13的栅极，这反过来又提供了连接到端子12上的任何负载(未示出)所需的所有电流。此外，晶体管13也提供了流过晶体管14的任何电流，附加由参考电压产生器15产生的静态电流。该电路设置端子12的电位在所需的值上。因此，图1的组成部分在端子12周围形成了一个整体的负反馈回路，驱动端子12到一个恒定的电压电平，运放16的输入端也在相同的电位。
[0020]保持晶体管14的导通，是通过负反馈环路内得负反馈回路。运算放大器18与晶体管13—起，作为一个共源极放大器来运行，设置晶体管14导通，使得电阻器17两端的电压降正好等于运算放大器18的偏移电压。晶体管14的漏极周围的这种反馈回路包括一个反转，因此是负反馈。端子12周围的整体的稳压器反馈回路包括参考电压发生器15，运算放大器16，分流晶体管14，运算放大器18，串联传输晶体管13。这个循环包括三个反转(分别是运算放大器16，晶体管14和晶体管13)，所以它是负反馈，并以硅的带隙作参考。下面给出的示例中，硅的带隙基准电压是1.2伏，厂_^是2.5伏，V.是可操作的，降到2.6伏。这意味着，无负载时的漏失电压为0.1伏。图2是一个CMOS稳压器的示意图。这些元素是那种在N阱CMOS发现的，其中所有的P沟道晶体管在P型硅衬底上被制成PN结隔离N阱。所有的N沟道器件通常被制成P型衬底，因此反向栅极(图中未示出)被连接到负电源输入端11。涉及图1的各种元素，使用相同的标号。
[0021]双极型晶体管24和25是那些通常寄生到CMOS器件上的元素。在这样一个PNP晶体管里，基极是N阱，集电极用于基底，它在负电源电位。发射极是由一个P沟道晶体管的源极或漏极组成。这种寄生晶体管有比较大的电流增益特性。由于集电极被用于基底，这样的晶体管必须在共集电极配置里运行。
[0022]参考电压发生器15被耦合到输出端12，包括一个连同带隙基准电路一起的电压分压器。电阻器21和22连接在端子12和接地端(端子11)之间，形成一个分压器。专用集电极的寄生PNP晶体管24和25，他们的基极返回到节点23。电阻器26-29把晶体管24和25的发射极返回到端子12。晶体管24和25的电流密度是成比例的，于是晶体管24在比晶体管25高的电流密度下运作。使晶体管25 N倍大于晶体管24，且通过匹配电阻26和27，在相同的发射极电流下运行它们，这是最简单的做法。另外，晶体管24和25可以被匹配，在不同的电流下运行。按比率放大或缩小电阻26和27，就可以做到。此外，晶体管24和25可以采用比例电流来成比例放大或缩小。生成的出现在电阻29两端。这个值符合
IrT7 I
下列关系..M = —- Ln 24 k为玻尔兹曼常数，q是电子电荷，J24 J25是在晶体管24和
q J2S
25中的电流密度比。Kia和绝对温度成正比(PTAT)，并在绝对零度时变为零。在300° K，且晶体管25在8倍于晶体管24的电流密度下运行，Kia将大约为54毫伏，这完全由物理特性确定。它具有的温度系数约为0.33% /°C。
[0023]正如上文所指出的双极寄生晶体管的集电极专用于基底，必须在共集电极配置下运行。然而，已经发现，可以形成一个非专用集电极与发射极相邻或邻近。这样一个非专用集电极，可以作为一个单独的晶体管来使用，但它在与一个专门的共集电极晶体管并联时才工作。而所示的P阱CMOS结构，产生具有非专用的集电极的NPN晶体管，使用N阱加工产生等值的PNP晶体管是显而易见的。PNP晶体管30和31是上面描述的那种，专用集电极的基板与横向集电极嵌合。通过一个恒定的尾电流源20，两个发射极耦合到输入电源端子10。晶体管30和31被电阻26和27驱动。电阻器32耦合到晶体管30。晶体管30和31的横向的集电极，连接到一个N沟道晶体管33和34组成的N沟道晶体管的电流镜的负载上。晶体管34的漏极连接到晶体管33和34的栅极。晶体管33的漏极，驱动作为一个高增益的反相器的N沟道晶体管35的栅极。电容器36和电阻器37提供运算放大器16的常规的频率补偿。晶体管34的漏极被耦合到N沟道晶体管38的栅极，这也是一个高增益的反相器，它有P沟道晶体管39和40组成的电流镜负载。因此，晶体管35和40倒相驱动，它们的漏极包括运算放大器16的输出节点。此节点直接连接到P沟道分流晶体管14的栅极。
[0024]晶体管14的漏极通过电阻器17返回到地面，并被连接到N沟道晶体管42的源极。晶体管42的漏极被返回到其栅极和晶体管43的栅极，与其形成了一个电流镜。电流源44通过一个相对较小的电流，约I微安，这个电流通过晶体管42并在晶体管43上成为镜像电流。这两个晶体管组成差分运算放大器18的输入设备。需要注意的是晶体管43的源极接地，以形成一个上述指出的反相输入端。晶体管42的源极在电阻器17两端的电压降高于地面时工作。这种差分表示运算放大器18的偏移电位(如图1中的电压源19所示)。这个偏移电压源是以晶体管42和43的大小之比来生产的，它通过减少电流源44的电流，来提高晶体管42和43的“饥饿”的水平。晶体管43的漏极连接到P沟道晶体管45的栅极和漏极，45的栅极和漏极连接到P沟道晶体管46的栅极，以形成电流反射镜。因此，晶体管46包括运算放大器18的输出节点。电流吸收器47作为一个输出节点的下拉元件，直接连接到P沟道串联传输晶体管13的栅极。电容器48为运算放大器18提供频率补偿。
[0025]工作时，晶体管13将驱动端子12达到一个电压值，此时，晶体管30和31的基极在相同的电位。这种情况下，电阻器26和27中流动的电流得到了控制。如果电阻器26和27相匹配，晶体管24和25中的电流将是相等的。在此条件下，Kia出现在电阻器29两端。此操作是由主要或整体的负反馈循环引起的。
[0026]当晶体管13发起电流到输出端12，基准电压发生器15，晶体管39和40，作为静态电流它也发起电流到P沟道分流晶体管14。在下面给出的例子中，电阻器17是1000欧姆，晶体管14在100微安时工作。这意味着，晶体管42-43的偏移量为0.1伏。运算放大器18将驱动晶体管13产生100微安电流到晶体管14，以创建一个辅助的负反馈环路(在主要负反馈回路内)，响应物理产生的偏移。
[0027]此外，晶体管13将发起在任何负载元件(图中未示出)上流动的电流(在合理的范围内)，负载元件连接到端子12上。因此，一个稳定的输出电压在输出端12产生，它以晶体管14的源极的形式也被连接到一个低阻抗的移动设备中。这稳定了稳压器，而不需要一个大的滤波电容在电路中，电路中传输晶体管的高阻抗电极被连接到输出端。正如上文指出，漏失电压也很低。应当指出，当电路可以在端子12发起电流，晶体管14的存在使电路能够吸收电流到端子12。当稳压器连接到电路中时，且该电路在电压高于时工作，此功能是有用的。
[0028]举例:
[0029]图2中的电路使用下列组件在N阱CMOS中实现:
[0030]
BBBHPi——mmiBHiiiiiBimiiiiiimniiii—B————
画HH翻腫■■■圖π?ΗΜ..).ηη?Μ...ΗηΗ..圖画儀腫圖■■■圓漏腦圖國圖.ιη__.ι..Μη_..ι.ι
组件值
[0031]电阻器17I千欧姆
[0032]电流源2040微安
[0033]电阻器2124.394千欧姆
[0034]电阻器2225.105千欧姆
[0035]电阻器26和2728.505千欧姆
[0036]电阻器2815.232千欧姆
[0037]电阻器295.131千欧姆
[0038]电阻器323.95千欧姆
[0039]电容器365微微法拉
[0040]电阻器373.9千欧姆
[0041]电流源44和47I微安
[0042]电容器488微微法拉
[0043]
FpPPfjfPWPPPf^
[0044]采用下面的晶体管的宽度/长度尺寸:
FiiiSRSSipRjF^
[0045]晶体管W / L (微米)
[0046]
PPP!辨pppppp!零pppipi謂 ppppp|pp||ppp|||p||p|pp|pp|||ppppppp|||||pp|ppppp_p|
[0047]13300/3
[0048]14200/2
[0049]33,34,35,3880/10
[0050]39，40，45，4620/20
[0051]4230/20
[0052]_!画圍
4310/20
[0053]晶体管24和25在电流密度比为8:1工作。端子12上的电压为2.5伏，电路可以提供4 mA的输出电流，|:,_[4 = +5匕该电路在输入电压范围为2.6至8.0伏特时运作良好。节点23处的电压为1.3伏。电阻器17两端的电压为100毫伏。有一个5伏的输入电源时的静态电流是0.22毫安。
[0054]已经描述了本发明的一个实施例的详细说明。当本领域的一个技术人员在阅读前面的描述时，在本发明的目的和意图之内，替代物和等同物将是显而易见的。例如，优选的实施方案中采用N阱CMOS构造，P阱CMOS或双极构造也可以采用。因此，本发明的范围仅由所附权利要求所限制。
【权利要求】
1.一种稳定的低压降稳压器,其特征是:它具有一个不稳定的输入电源端子，一个稳定的输出电源端子和电源返回端子，所述低压降稳压器由晶体管组成，每一个晶体管都具有受控制的电流流动的高阻抗和低阻抗的电极，并且电流控制电极，串联导通晶体管的低阻抗电极，连接到不稳定的输入电源端子，其高阻抗电极连接到稳定的输出电源端子和控制电极；装置是由稳定的输出电压端子驱动，并且连接到串联导通晶体管的控制电极。
2.根据权利要求1所述的一种稳定的低压降稳压器，其特征是:用来返回分流晶体管的高阻抗电极给电源返回端子的装置，包括:一个串联电阻，耦合在分流晶体管的所述高阻抗电极和电源返回端子之间，连接到一个运算放大器的输入端子，该运算放大器具有一个连接到串联导通晶体管的控制电极的输出端子。
3.根据权利要求2所述的一种稳定的低压降稳压器，其特征是:运算放大器包括用来产生一个输入偏移电位的装置。
4.根据权利要求1所述的一种稳定的低压降稳压器，其特征是:电路制作中，采用CMOS结构，串联导通晶体管是P沟道晶体管，其漏极连接到稳定的输出电源端子，分流晶体管是P沟道晶体管，其源极连接到稳定的输出电源端子。
5.根据权利要求1所述的一种稳定的低压降稳压器，其特征是:其中电路制作中，采用双极型晶体管结构，串联导通晶体管是一个PNP晶体管，其集电极连接到稳定的输出电源端子，分流晶体管是一个PNP晶体管，其发射极连接到稳定的输出电源端子。
【文档编号】G05F1/56GK203982241SQ201320749154
【公开日】2014年12月3日 申请日期:2013年11月25日 优先权日:2013年11月25日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司