一种应用于ldo的摆率增强电路的制作方法
【专利摘要】本发明公开了一种应用于LDO的摆率增强电路，所述摆率增强电路包括：PMOS管M0、M2、M4、M6、M8，NMOS管M1、M3、M5、M7、M9，偏置电流源I0和电容Cf。集成了该摆率增强电路的LDO，可以在不显著增加静态功耗的前提下，当LDO负载发生跳变时，快速检测输出端电压的变化，并对功率调整管的栅极进行瞬态调节，大大提高功率调整管栅极的电压摆率，从而提高LDO电路的瞬态响应。
【专利说明】—种应用于LDO的摆率增强电路
【技术领域】
[0001]本发明涉及电源管理【技术领域】，尤其涉及一种应用于LDO的摆率增强电路。
【背景技术】
[0002]智能手机、个人数字助理和手持设备等便携式设备，通常需要不同的电平对不同的模块进行供电。LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。LDO能将不断衰减的电池电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和射频模块的需要。
[0003]传统的LDO电路如图1所示，Vout会在负载瞬态变化时产生尖峰，Vout重新恢复稳定需要一定的时间，要获得快速的负载瞬态响应，需要大的静态电流以提高对功率调整管栅极的充放电速度。而在便携式应用中需要尽量延长电池使用寿命，传统的LDO电路结构无法同时兼顾低的静态电流和快速的负载瞬态响应。
[0004]因此，为了在不显著增加静态电流的情况下获得快速的瞬态响应，需要设计一款摆率增强电路用于改善其瞬态响应。
【发明内容】
[0005]本发明目的就是为了弥补已有技术的缺陷，提供一种应用于LDO的摆率增强电路。
[0006]本发明是通过以下技术方案实现的:
[0007]一种应用于LDO的摆率增强电路，包括有PMOS管Μ。、M2, M4, M6, M8, NMOS管MpM3'Μ5、Μ7、Μ9和电容Cf ;所述的电容Cf的一端为摆率增强电路的输入端，另一端分别与PMOS管M2的栅极、漏极、PMOS管M4的栅极、PMOS管M6的栅极以及NMOS管M3的漏极连接；
[0008]PMOS管M2的源极分别与PMOS管Mtl的源极、PMOS管M4的源极、PMOS管M6的源极、PMOS管M8的源极相连，并连接外部输入电源VIN，PMOS管M2漏极连接NMOS管M3的漏极，PMOS管M2栅极连接PMOS管M4的栅极；
[0009]PMOS管M4的漏极与NMOS管M5的漏极和NMOS管M9的栅极相连；NM0S管M5的栅极分别连接NMOS管M1的栅极、漏极、NMOS管M3的栅极、NMOS管M7的栅极；
[0010]NMOS管M1漏极接PMOS管M0的漏极，NMOS管M1源级与NMOS管M3的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0011]NMOS管M3的栅极与NMOS管M5的栅极、NMOS管M1的栅极、NMOS管M7的栅极相连，NMOS管M3的源级与NMOS管M1的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0012]NMOS管M5的漏极与PMOS管M4的漏极和NMOS管M9的栅极相连，NMOS管M5源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0013]PMOS管M6的栅极与PMOS管M2和PMOS管M4的栅极相连，PMOS管M6的漏极与NMOS管M7的漏极和PMOS管M8的栅极相连，PMOS管M6源级与PMOS管MQ、PM0S管M2、PM0S管M4、PMOS管M8的源极相连，并连接外部输入电源Vin ；
[0014]NMOS管M7的栅极与NMOS管M1的栅极、NMOS管M3的栅极、NMOS管M5的栅极相连，NMOS管M7的漏极与PMOS管M6的漏极和PMOS管M8的栅极相连，NMOS管M7的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M9的源级相连并接地；
[0015]PMOS管M8的栅极与PMOS管M6和NMOS管M7的漏极相连，PMOS管M8的漏极与NMOS管M9的漏极相连，PMOS管M8的源级与PMOS管Μ。、PMOS管M2、PMOS管M4和PMOS管M6的源极相连，并连接外部输入电源Vin ；
[0016]NMOS管M9的栅极与PMOS管M4的漏极和NMOS管M5的漏极相连，NMOS管M9的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M7的源级相连并接地，NMOS管M9的漏极与PMOS管M8的漏极相连并作为摆率增强电路的输出端；
[0017]PMOS管M0的漏极接NMOS管M1的漏极，PMOS管M0的源级接外部输入电源VIN，PMOS管M0的栅极接外部偏置电压Vb。
[0018]本发明的优点是:本发明采用了摆率增强技术，在LDO的负载瞬态跳变时，根据输出端Vwt的情况对功率调整管栅极进行瞬态调节，大大提高功率调整管栅极的摆率，从而提高LDO电路的瞬态响应，同时也提高了 LDO的输出精度。
【专利附图】
【附图说明】
[0019]图1为传统的LDO结构示意图。
[0020]图2为本发明的摆率增强电路结构示意图。
[0021]图3为LDO结构示意图。
[0022]图4为本发明的LDO的等效小信号电路图。
【具体实施方式】
[0023]如图2所示，一种应用于LDO的摆率增强电路，包括有PMOS管凡為為為為、匪03管Mp M3、M5、M7、M9和电容Cf ;所述的电容Cf的一端为摆率增强电路的输入端，另一端分别与PMOS管M2的栅极、漏极、PMOS管M4的栅极、PMOS管M6的栅极以及NMOS管M3的漏极连接；
[0024]PMOS管M2的源极分别与PMOS管Mtl的源极、PMOS管M4的源极、PMOS管M6的源极、PMOS管M8的源极相连，并连接外部输入电源VIN，PMOS管M2漏极连接NMOS管M3的漏极，PMOS管M2栅极连接PMOS管M4的栅极；
[0025]PMOS管M4的漏极与NMOS管M5的漏极和NMOS管M9的栅极相连；NMOS管M5的栅极分别连接NMOS管M1的栅极、漏极、NMOS管M3的栅极、NMOS管M7的栅极；
[0026]NMOS管M1漏极接PMOS管M0的漏极，NMOS管M1源级与NMOS管M3的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0027]NMOS管M3的栅极与NMOS管M5的栅极、NMOS管M1的栅极、NMOS管M7的栅极相连，NMOS管M3的源级与NMOS管M1的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0028]NMOS管M5的漏极与PMOS管M4的漏极和NMOS管M9的栅极相连，NMOS管M5源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地；
[0029]PMOS管M6的栅极与PMOS管M2和PMOS管M4的栅极相连，PMOS管M6的漏极与NMOS管M7的漏极和PMOS管M8的栅极相连，PMOS管M6源级与PMOS管MQ、PM0S管M2、PM0S管M4、PMOS管M8的源极相连，并连接外部输入电源Vin ；
[0030]NMOS管M7的栅极与NMOS管M1的栅极、NMOS管M3的栅极、NMOS管M5的栅极相连，NMOS管M7的漏极与PMOS管M6的漏极和PMOS管M8的栅极相连，NMOS管M7的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M9的源级相连并接地；
[0031 ] PMOS管M8的栅极与PMOS管M6和NMOS管M7的漏极相连，PMOS管M8的漏极与NMOS管M9的漏极相连，PMOS管M8的源级与PMOS管Μ。、PMOS管M2、PMOS管M4和PMOS管M6的源极相连，并连接外部输入电源Vin ；
[0032]NMOS管M9的栅极与PMOS管M4的漏极和NMOS管M5的漏极相连，NMOS管M9的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M7的源级相连并接地，NMOS管M9的漏极与PMOS管M8的漏极相连并作为摆率增强电路的输出端；
[0033]PMOS管M0的漏极接NMOS管M1的漏极，PMOS管M0的源级接外部输入电源VIN，PMOS管M0的栅极接外部偏置电压Vb。
[0034]如图3所示，一种集成摆率增强电路的LD0，包括有PMOS管MP、误差放大器1、电压缓冲器2、基准电压模块3、反馈电路4和补偿电容C。，所述的误差放大器I的反相输入端接基准电压模块3，误差放大器I的同相输入端接反馈电路4的输出端，误差放大器I的输出端接电压缓冲器2的输入端，电压缓冲器2的输出端接PMOS管Mp的栅极，PMOS管Mp的漏极接反馈电路的输入端并作为LDO的输出端，PMOS管Mp的漏极还连接补偿电容C。的一端，补偿电容C。的另一端连接误差放大器I的输出端，PMOS管Mp的源极连接外部输入电源VIN，电压缓冲器2的输出端连接摆率增强电路的输出端，PMOS管Mp的漏极连接摆率增强电路的输入端。
[0035]所述的反馈电路4由第一电阻Rfl和第二电阻Rf2构成，第一电阻Rfl的一端与PMOS管Mp的漏极相连，第一电阻Rfl另一端接第二电阻Rf2的一端，并作为反馈电路的输出端与误差放大器的同相输入端相连，第二电阻Rf2的另一端接地。
[0036]本发明的工作原理为:PM0S管Mtl实现偏置电流源的功能，PMOS管Mp实现功率调整管的功能，Vout为LDO的输出电压，Vg为PMOS管Mp的栅极电压，由于M4与M5之间存在失调，故当Vrat没有下降时X点为低电平，M9始终关闭直至负载电流增大，导致Vrat下降，由于电容两端电压差不能突变，Cf能够快速采样到输出电压的下降，然后引起M2漏极和栅极电压的减少使得X点电压上升从而导通，加快了功率调整管栅电容的放电速度。同理，由于M18与M19存在失调，当Vtjut没有上升时，Y点为高电平，M8关闭直至负载电流减少，Vout上升，使得Y点电压下降从而导通，瞬间产生大电流对PMOS管Mp的栅电容进行快速充电。由于LDO正常工作时，M8和M9关闭，Cf容值较小(0.5-0.8pF)，因此对主环路不构成影响。由于该电路直接将输出电压的变化反映到调整管的栅极处而不是通主环路来慢慢响应，这样误差放大器不需要比较大的GBW，节省了功耗，同时也改善了 LDO瞬态响应能力。
[0037]值得注意的是，为了使M4和M5、M6和M7之间存在失调，而使X点和Y点在稳态时分别为低电平和高电平，M4和M5、M6和M7的宽长比必须有如下关系:
【权利要求】
1.一种应用于LDO的摆率增强电路，其特征在于:包括有PMOS管MiMyMpMpMpNMOS管Mp M3、M5、M7、M9和电容Cf ;所述的电容Cf的一端为摆率增强电路的输入端，另一端分别与PMOS管M2的栅极、漏极、PMOS管M4的栅极、PMOS管M6的栅极以及NMOS管M3的漏极连接； PMOS管M2的源极分别与PMOS管M0的源极、PMOS管M4的源极、PMOS管M6的源极、PMOS管M8的源极相连，并连接外部输入电源VIN，PMOS管M2漏极连接NMOS管M3的漏极，PMOS管M2栅极连接PMOS管M4的栅极； PMOS管M4的漏极与NMOS管M5的漏极和NMOS管M9的栅极相连；NM0S管M5的栅极分别连接NMOS管M1的栅极、漏极、NMOS管M3的栅极、NMOS管M7的栅极； NMOS管M1漏极接PMOS管M0的漏极，NMOS管M1源级与NMOS管M3的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地； NMOS管M3的栅极与NMOS管M5的栅极、NMOS管M1的栅极、NMOS管M7的栅极相连，NMOS管M3的源级与NMOS管M1的源级、NMOS管M5的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地； NMOS管M5的漏极与PMOS管M4的漏极和NMOS管M9的栅极相连，NMOS管M5源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M7的源级和NMOS管M9的源级相连并接地； PMOS管M6的栅极与PMOS管M2和PMOS管M4的栅极相连，PMOS管M6的漏极与NMOS管M7的漏极和PMOS管M8的栅极相连，PMOS管M6源级与PMOS管凡、PMOS管M2、PMOS管M4、PMOS管M8的源极相连，并连接外部输入电源Vin ； NMOS管M7的栅极与NMOS管M1的栅极、NMOS管M3的栅极、NMOS管M5的栅极相连，NMOS管M7的漏极与PMOS管M6的漏极和PMOS管M8的栅极相连，NMOS管M7的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M9的源级相连并接地； PMOS管M8的栅极与PMOS管M6和NMOS管M7的漏极相连，PMOS管M8的漏极与NMOS管M9的漏极相连，PMOS管M8的源级与PMOS管M0、PMOS管M2、PMOS管M4和PMOS管M6的源极相连，并连接外部输入电源Vin ； NMOS管M9的栅极与PMOS管M4的漏极和NMOS管M5的漏极相连，NMOS管M9的源级与NMOS管M1的源级、NMOS管M3的源级、NMOS管M5的源级和NMOS管M7的源级相连并接地，NMOS管M9的漏极与PMOS管M8的漏极相连并作为摆率增强电路的输出端； PMOS管M0的漏极接NMOS管M1的漏极，PMOS管M0的源级接外部输入电源VIN，PMOS管Mtl的栅极接外部偏置电压Vb。
【文档编号】G05F1/56GK103760943SQ201410014735
【公开日】2014年4月30日 申请日期:2014年1月13日 优先权日:2014年1月13日
【发明者】陈洋, 程心, 解光军, 杨依忠 申请人:合肥工业大学