一种兼容isa、pci总线接口的通用dsp模块和配置方法
【专利摘要】本发明提出了一种兼容ISA总线接口、PCI总线接口的通用DSP模块，包括DSP芯片、DSP芯片扩展SDRAM、晶体振荡器、开关电源和CPLD；印制板的边角设置定位孔，印制板的两侧设置接插件；印制板的正面放置集成电路，背面接地覆铜且仅放置滤波和去耦电容；所述接插件的信号线中间均匀布置多个接地线，所述定位孔接地。本发明的DSP模块兼容ISA和PCI接口，具有比较好的通用性，可以减低重新开发DSP模块的风险，减小调试的工作量；将DSP模块与功能板分开，通过高密度插针连接，可以降低DSP模块对功能板的电磁干扰；将DSP模块与功能模块分开，增强了每一块印制板的可靠性，降低维修复杂度。
【专利说明】—种兼容ISA、PCI总线接口的通用DSP模块和配置方法
【技术领域】
[0001 ] 本发明涉及数字控制领域，特别涉及一种兼容ISA、PCI总线接口的通用DSP模块，还涉及一种兼容ISA、PCI总线接口的通用DSP模块的配置方法。
【背景技术】
[0002]由于CPU具有高速的图形显示能力、丰富的数据接口，DSP具有强大的数据运算功能，因此在多种微波、通信测量仪器中，均采用了 CPU+DSP架构，DSP为一个或者多个，由DSP完成数据的运算，并将运算结果送至CPU进行显示。
[0003]在高性能台式仪器中，CPU多采用高速的PCI (周边元件扩展接口)接口，在小型化仪器中，CPU多采用接口方式简单的ISA(工业标准结构)接口。
[0004]在目前方案设计中，较多采用的方法是将DSP作为功能板的一部分，将DSP、A/D转换器、模拟电路等功能单元设计在一块印制板中，DSP作为功能板的数字处理部分。在设计不同功能的印制板时，都需要重新设计DSP和附属电路，需要重新对DSP部分电路进行布板、绘图和调试等工作。
[0005]现有技术将DSP作为功能板的一部分进行设计，存在着以下缺点:
[0006](I)每设计一块功能板，都需要对DSP及其附属电路进行重新绘制，由于DSP为高密度的BGA封装，任何一个错误都可能导致DSP无法运行，因而存在较大的设计风险；
[0007](2)新设计一款带有DSP的功能板，都需要对DSP进行调试，特别是采用HPI接口方式下载DSP程序的电路和时序比较复杂，而调试接口电路和时序会花费较长的时间和较大的精力；
[0008](3)DSP是高速数字电路，具有很高频的电磁辐射，将DSP与模拟电路置于同一块印制板中，很容易对模拟电路造成电磁干扰；
[0009](4)相对于一块印制板来讲，DSP及其附属电路会增加印制板的复杂程度，从而会降低印制板的可靠性，增加维修复杂度。
【发明内容】
[0010]为解决上述问题，本发明提出一种兼容ISA总线接口、PCI总线接口的通用DSP模块和配置方法，本发明设计的通用DSP模块，可以通过ISA接口与CPU通信，也可以通过PCI接口与CPU通信，具有很好的兼容性。
[0011]本发明的技术方案是这样实现的:
[0012]一种兼容ISA总线接口、PCI总线接口的通用DSP模块，包括DSP芯片、DSP芯片扩展SDRAM、晶体振荡器、开关电源和CPLD ;印制板的边角设置定位孔，印制板的两侧设置接插件；印制板的正面放置集成电路，背面接地覆铜且仅放置滤波和去耦电容；所述接插件的信号线中间均匀布置多个接地线，所述定位孔接地；
[0013]ISA和PCI接口复用的数据总线信号、地址总线信号、读写使能信号、中断信号通过第一接插件接入CPLD，其中，与ISA接口的总线直接与CPU连接，PCI接口的总线与PCI总线控制加速器连接；
[0014]DSP芯片的HPI接口接入CPLD，CPLD将PCI接口与HPI接口桥接，或者将ISA接口与HPI接口的桥接；
[0015]DSP芯片的JTAG接口和CPLD的JTAG接口通过第一接插件接到功能板，DSP芯片的EMIF接口、IIC总线接口、GP10接口、McBSP接口以及中断接口通过第二接插件接入到功能板。
[0016]可选地，所述印制板正反面的所有过孔都阻焊。
[0017]本发明还提供一种兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，包括以下步骤:
[0018]将ISA和PCI接口复用的数据总线信号、地址总线信号、读写使能信号、中断信号通过第一接插件接入CPLD，其中，与ISA接口的总线直接与CPU连接，PCI接口的总线与PCI总线控制加速器连接；
[0019]DSP芯片的HPI接口接入CPLD，CPLD将PCI接口与HPI接口桥接，或者将ISA接口与HPI接口的桥接；
[0020]DSP芯片的JTAG接口和CPLD的JTAG接口通过第一接插件接到功能板，DSP芯片的EMIF接口、IIC总线接口、GP10接口、McBSP接口以及中断接口通过第二接插件接入到功能板。
[0021]可选地，针对ISA接口和PCI接口，选择相应的桥接程序，通过JTAG接口下载到CPLD内部，将PCI和ISA与HPI接口桥接。
[0022]可选地，对DSP的具体配置包括:
[0023]配置锁相环控制寄存器，配置DSP内部时钟，将内部时钟配置为300MHz ；
[0024]配置扩展存储接口，将外部空间CEO段配置为SDRAM接口，存取速率为IOOMHz ；
[0025]将外部空间CEl?CE3段配置为异步接口 ；
[0026]配置定时器中断和硬件中断；
[0027]配置GPIO 接口；
[0028]配置McBSP 接 口。
[0029]可选地，在CCS中完成DSP软件的配置，生成扩展名为out”的文件，并将out”文件生成二进制代码bin”文件，该二进制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序内容生成的二进制代码;CPU将该二进制文件，通过PCI或者ISA与HPI的桥接接口，写入到DSP芯片内部，写入完成后，向HPI的控制寄存器HPIC写入2，启动DSP芯片，DSP芯片按照上述的配置运行，完成DSP模块的初始化配置。
[0030]可选地，完成DSP芯片的初始化配置后，将DSP芯片功能程序通过HPI接口写入DSP芯片的内部存储器或者外部SDRAM中，并向HPI的控制寄存器HPIC写入2，启动DSP芯片的功能程序。
[0031]本发明的有益效果是:
[0032](I)该模块兼容ISA和PCI接口，具有比较好的通用性，可以减低重新开发DSP模块的风险，减小调试的工作量；
[0033](2)将DSP模块与功能板分开，通过高密度插针连接，可以降低DSP模块对功能板的电磁干扰；[0034](3)将DSP模块与功能模块分开，降低了电路板的复杂度，增强了每一块印制板的可靠性，降低维修复杂度。
【专利附图】
【附图说明】
[0035]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本发明DSP模块的印制板一个实施例的结构示意图；
[0037]图2为本发明DSP模块的硬件电路图。
【具体实施方式】
[0038]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0039]本发明为了降低在功能板中设计DSP存在的技术风险，减少调试时间和精力，降低对模拟电路的电磁干扰，降低维修复杂，将DSP和附属电路置于一块独立的印制板中，作为独立的DSP模块。
[0040]该DSP模块作为功能板的一部分，通过高密度的接插件，将DSP模块固定在功能板上，并且定义好DSP与CPU通信接口的硬件电路与软件配置程序。在开发新功能板时，可以直接应用该DSP模块以及相应的接口电路和软件程序，无需对DSP进行调试，可以大大提高设计开发的效率。
[0041]图1所不为本发明DSP模块的印制板布局的一个实施例，其面积为80mmX 55mm,角上设置4个圆形孔作为定位孔13，可以将DSP模块固定在功能板上；印制板两侧设置接插件11、12，接插件11、12为100脚、0.8毫米间距的高密度双排插座，与功能板上的双排插针接在一起；本发明的DSP芯片21，其型号为TMS320C6713，是一款32位浮点DSP芯片，工作频率为300MHz ；DSP芯片扩展SDRAM22(动态存储器)，其容量为512M字节；晶体振荡器23的频率为50MHz，为DSP芯片21提供时钟；开关电源24，产生+1.26V的电源，为DSP芯片提供内核工作电源；DSP芯片的端口电压为+3.3V;CPLD25(复杂可编程逻辑器件)为144脚，用于PC1、ISA接口与DSP芯片21的HPI接口的通信连接。
[0042]为了确保本发明的DSP模块具有比较低的电磁辐射，不干扰功能板上模拟电路，该DSP模块印制板背面大面积接地覆铜，且印制板背面不放置集成电路，只放滤波和去耦电容；接插件11、12的信号线中间均匀布置尽量多的接地线；四个定位孔13接地。由于本发明的印制板器件密度很高，为了防止焊接时候短路，将正反面的所有过孔都阻焊。
[0043]本发明的DSP模块的硬件电路如图2所示。CPU与DSP芯片21通信，采用的是DSP芯片的HPI接口，HPI接口是DSP芯片的一套独立接口，通过HPI接口，可以直接访问DSP芯片的内部存储器，在不影响DSP芯片正常工作的情况下实现数据的传输。HPI接口包括16位数据总线HI)、HPI操作控制信号、主机等待信号HRDY等。[0044]通过接插件11将数据总线信号、地址总线信号、读写使能信号、中断信号等接入到CPLD，是ISA和PCI接口复用的信号。其中与ISA接口的总线直接与CPU连接，PCI接口的总线是与PCI总线控制加速器连接，例如PCI总线控制加速器选用PCI9054。
[0045]CPLD25实现了 PCI接口与HPI接口的桥接，或者ISA接口与HPI接口的桥接。ISA和PCI接口的数据总线、地址总线、读写使能、中断等信号接入CPLD25，DSP芯片21的HPI接口信号(数据总线HD、HPI接口控制信号、主机等待信号HRDY、DSP复位信号等)接入CPLD25。通过Altera的CPLD开发工具quartus II，针对ISA接口和PCI接口，分别配置对应的桥接程序，实现PCI和ISA与HPI接口的桥接。在应用中根据CPU接口的不同，选择相应的桥接程序，通过JTAG接口下载到CPLD25内部。CPLD25的JTAG接口通过接插件11接至IJ功能板中，需要在功能板中焊接一个2X5的插针。
[0046]DSP芯片21的JTAG接口通过第一接插件11接到功能板，需要在功能板中焊接一个2X7的2.54mm间距的双排插针，用于DSP的软件调试。
[0047]DSP芯片21的各种接口，例如:EMIF接口、IIC总线接口、GPIO接口、McBSP以及中断等，通过第二接插件12接入到功能板，在功能板上，可以根据实际需求，由各种总线进行控制、数据读写等操作。
[0048]通过软件完成本发明的DSP模块的基本配置，使得DSP模块在配置完成后，就能够正常运行。本发明的软件在DSP开发软件CCS中完成，并生成扩展名为out”的文件，该文件对DSP的具体配置包括:
[0049]配置PLL(锁相环)控制寄存器，配置DSP内部时钟，将内部时钟配置为300MHz ；
[0050]配置EMIF(扩展存储)接口，将外部空间CEO段配置为SDRAM(同步存储器)接口，存取速率为IOOMHz ；
[0051]将外部空间CEl?CE3段配置为异步接口 ；
[0052]配置定时器中断和硬件中断；
[0053]配置GPIO 接口；
[0054]配置McBSP 接 口。
[0055]在CCS中完成DSP软件的配置，生成扩展名为“.0ut”的文件，并将“.0ut”文件生成二进制代码bin”文件，该二进制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序内容生成的二进制代码。CPU将该二进制文件，通过PCI或者ISA与HPI的桥接接口，写入到DSP芯片内部，写入完成后，向HPI的控制寄存器HPIC写入2，启动DSP芯片，DSP芯片按照上述的配置运行，完成DSP芯片的初始化配置。
[0056]完成DSP芯片的初始化配置后，DSP模块可以正常运行。下一步需要将具体的DSP芯片功能程序通过HPI接口写入DSP芯片的内部存储器或者外部SDRAM中，并向HPI的控制寄存器HPIC写入2，启动DSP芯片的功能程序。
[0057]本发明的DSP模块兼容ISA和PCI接口，具有比较好的通用性，可以减低重新开发DSP模块的风险，减小调试的工作量；将DSP模块与功能板分开，通过高密度插针连接，可以降低DSP模块对功能板的电磁干扰；将DSP模块与功能模块分开，降低了电路板的复杂度，增强了每一块印制板的可靠性，降低维修复杂度。
[0058]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种兼容ISA总线接口、PCI总线接口的通用DSP模块，其特征在于，包括DSP芯片、DSP芯片扩展SDRAM、晶体振荡器、开关电源和CPLD ;印制板的边角设置定位孔，印制板的两侧设置接插件；印制板的正面放置集成电路，背面接地覆铜且仅放置滤波和去耦电容；所述接插件的信号线中间均匀布置多个接地线，所述定位孔接地； ISA和PCI接口复用的数据总线信号、地址总线信号、读写使能信号、中断信号通过第一接插件接入CPLD，其中，与ISA接口的总线直接与CPU连接，PCI接口的总线与PCI总线控制加速器连接； DSP芯片的HPI接口接入CPLD，CPLD将PCI接口与HPI接口桥接，或者将ISA接口与HPI接口的桥接； DSP芯片的JTAG接口和CPLD的JTAG接口通过第一接插件接到功能板，DSP芯片的EMIF接口、IIC总线接口、GPIO接口、McBSP接口以及中断接口通过第二接插件接入到功能板。
2.如权利要求1所述的兼容ISA总线接口、PCI总线接口的通用DSP模块，其特征在于，所述印制板正反面的所有过孔都阻焊。
3.一种兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，其特征在于，包括以下步骤: 将ISA和PCI接口复用的数据总线信号、地址总线信号、读写使能信号、中断信号通过第一接插件接入CPLD，其中，与ISA接口的总线直接与CPU连接，PCI接口的总线与PCI总线控制加速器连接； DSP芯片的HPI接口接入CPLD，CPLD将PCI接口与HPI接口桥接，或者将ISA接口与HPI接口的桥接； DSP芯片的JTAG接口和CPLD的JTAG接口通过第一接插件接到功能板，DSP芯片的EMIF接口、IIC总线接口、GPIO接口、McBSP接口以及中断接口通过第二接插件接入到功能板。
4.如权利要求3所述的兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，其特征在于，针对ISA接口和PCI接口，选择相应的桥接程序，通过JTAG接口下载到CPLD内部，将PCI和ISA与HPI接口桥接。
5.如权利要求3所述的兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，其特征在于，对DSP的具体配置包括: 配置锁相环控制寄存器，配置DSP内部时钟，将内部时钟配置为300MHz ； 配置扩展存储接口，将外部空间CEO段配置为SDRAM接口，存取速率为IOOMHz ； 将外部空间CEl~CE3段配置为异步接口 ； 配置定时器中断和硬件中断； 配置GPIO接口 ； 配置McBSP接口。
6.如权利要求5所述的兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，其特征在于，在CCS中完成DSP软件的配置，生成扩展名为out”的文件，并将out”文件生成二进制代码bin”文件，该二进制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序内容生成的二进制代码；CPU将该二进制文件，通过PCI或者ISA与HPI的桥接接口，写入到DSP芯片内部，写入完成后，向HPI的控制寄存器HPIC写入2，启动DSP芯片，DSP芯片按照上述的配置运行，完成DSP芯片的初始化配置。
7.如权利要求6所述的兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法，其特征在于，完成DSP芯片的初始化配置后，将DSP芯片功能程序通过HPI接口写入DSP芯片的内部存储器 或者外部SDRAM中，并向HPI的控制寄存器HPIC写入2，启动DSP芯片的功能程序。
【文档编号】G05B19/042GK103984263SQ201410201522
【公开日】2014年8月13日 申请日期:2014年5月7日 优先权日:2014年5月7日
【发明者】李金山, 李强, 冷朋 申请人:中国电子科技集团公司第四十一研究所