一种基于FPGA的误差校正装置及方法与流程

本发明属于电力电子技术领域，具体涉及一种基于FPGA的误差校正装置及方法。

背景技术：

随着大功率电力电子装置的发展，其系统庞大功能复杂，控制精度高，因此对相关的输入输出模拟量的数量要求增多，精度也要求越来越高。

随着FPGA价格的下降和开发技术的成熟，在现阶段的应用中采用FPGA进行接口的扩展与控制已是一种普遍的应用和手段。由于在实际应用电路中电子元器件的非线性特性，难免会使得控制输出量以及采样输入值与实际值间产生误差。

现有技术条件下一般都是在主算法中对其进行修正。这本身就会带来运算的压力，尤其当这些值数量非常大时，就会严重影响控制性能。

另一方面，在复杂的系统中一般会有多个需要矫正的单元，单元的增减或更换都需要对主程序进行修改，这一方面增加了开发的难度，另一方面也增大了的出错的概率。

技术实现要素：

为了克服现有技术的缺点和不足，本发明的目的之一是提供一种基于FPGA的误差校正装置，主要应用于对采用FPGA进行采样输入、输出等的精度校正功能，尤其适用于对误差有一定要求和对精度要求较高的设备。

本发明解决其技术问题所采用的技术方案是：一种基于FPGA的误差校正装置，包括含有FPGA芯片的待校正单元、信号处理单元、输入源、输出接收端和标准测量装置；所述的FPGA芯片内设有控制模块和校正模块，所述的控制模块上连接有存储单元，控制模块与信号处理单元通信，将其传输过来的数据进行校验并存储到对应的存储空间中；所述的校正模块根据校正信息对输入输出数据进行校正；所述的信号处理单元完成校正表的生成，转化为FPGA芯片能够识别的数据格式输送至存储单元；所述的标准测量装置用于对输入输出量进行测量，其测量值即被认为实际的物理值。

所述的一种基于FPGA的误差校正装置，其FPGA芯片包括FPGA模块和HPS模块，所述的控制模块和校正模块位于HPS模块内。

所述的一种基于FPGA的误差校正装置，其存储单元为用于配置FPGA芯片的EPCS芯片或其他存储芯片。

所述的一种基于FPGA的误差校正装置，其存储单元为用于配置FPGA芯片的FLASH芯片。

本发明的目的之二是提供一种在不改变原有硬件的基础上实现对采样输入、输出等的误差校正，并实现校正运算和校正参数存储本地化，提高单元的模块化程度，减轻上层软件的运算压力，简化系统维护的难度的误差校正方法。

本发明解决其技术问题所采用的技术方案是：一种基于FPGA的误差校正方法，步骤如下：

S01：根据输入输出范围和精度要求确定采样点值；

S02：根据待校正单元的采样值或输出值，标准测量装置的测量值以及采样点值生成一个校正表；

S03：将校正表进行格式转换并下载至存储单元中；

S04：FPGA芯上电时根据校正表自动对各个通道进行校正，完成误差校正功能。

用于输入校正时，首先需要设定采样范围和采样步长，这样就确定了采样触发点，然后输入激励，将校正前的采样点值与标准测量装置的测量值同时输入校正运算单元，当标准测量值=采样触发点值时，便自动触发校正运算，并结合校正前采样点值生成校正表，当完成整个设定范围采样点校正后，对校正表进行数据转换，转成能够被FPGA侧识别并存储的数据格式。

用于输出校正时，首先确定采样触发点，输入设定值，然后根据器件所对应的换算关系得出器件的驱动值，驱动器件，测量输出，并将测量值与设定值作比较，根据比较结果修正驱动值，直至误差满足要求，然后将设定值与驱动值生成校正表，进入下一个校正点，直至完成设定范围的校正，最后对校正表进行数据转换，转成能够被FPGA侧识别并存储的数据格式。

本发明的有益效果是：

本装置通过标准测量装置得到实际值，与处理单元中的理论值作比较，得出其修正值，并将修正值存储在FPGA的配置芯片分区中，在上电时FPGA能自动调用修正值进行输入输出通道的校正。

本发明方法能够在不改变现有硬件的情况下，提高单元的采样及输出精度，并且实现校正参数的本地化，避免了对系统中多个单元校正值进行管理的麻烦，有效的提高了效率与可靠性；实现了在不改变原有硬件的基础上，通过软件对采样输入、受控输出的误差校正；正常工作时，校正工作在上电后由FPGA自动配置完成，多路校正可并行完成，运算速度高，校正数据实现了本地化存储和管理，避免了系统中单元的增减或更换都需要对上层程序进行修改的麻烦，降低了系统的维护难度，提高了可靠性。

附图说明

图1是本发明校正数据生成时的功能单元连接关系图；

图2是本发明输入校正的过程示意图；

图3是本发明输出校正的过程示意图。

具体实施方式

为了更加清楚的阐述本发明方案，下面结合附图和实例对发明内容进行进一步的说明。应当理解，此处所描述的具体是实施例仅用于解释本发明，保护范围并不局限于所述实例。

参照图1所示，本发明公开了一种基于FPGA的误差校正装置，包括含有FPGA芯片的待校正单元、信号处理单元、输入源、输出接收端和标准测量装置。

所述的FPGA芯片内设有控制模块和校正模块。

所述的待校正单元能够根据校正数据自动配置FPGA完成数据的校正工作，并实现校正参数存储与管理功能本地化，包括设置在FPGA芯片中的控制模块和校正模块，所述的FPGA芯片包括FPGA模块和HPS模块，所述的控制模块和校正模块位于HPS模块内所述的控制模块上连接有存储单元，控制模块与信号处理单元通信，将其传输过来的数据进行校验并存储到对应的存储空间中，控制模块负责在存储空间中开辟一块可用的空间供参数存储与管理，并在系统上电后自动配置校正模块；所述的校正模块根据校正信息对输入输出数据进行校正，其具有并行特性能够快速地对多路数据量进行校正，即将数据存储在与FPGA相连的存储单元中实现多路数据的并行处理，以提高了数据处理速度；

所述的信号处理单元完成数据校正和数据格式转换功能，根据设定的精度要求、理论值与实际值比较的结果，根据算法自动完成校正表的生成，并将其转化为FPGA芯片能够识别的数据格式，最终将数据输送至FPGA侧的存储单元。

本部分为校正参数的运算单元，其可以是带校正单元所在系统的上位部分，也可以是独立的其它装置，其主要功能是通过对比理论值与实际采样值之间的差别进行校正参数的计算，因为校正数据所需的存储空间与采样点的数量线性相关，所以应根据采样精度要求合理的选择采样间隔。

所述的标准测量装置用于对输入输出量进行测量，其测量值即被认为实际的物理值，所以标准测量装置的选择应能满足校正所需的精度要求。

所述的外部输入源、输出接收端、标准测量装置，属于辅助装置，可根据具体的对象和精度要求自行选定。

外部输入源与输出接收端为本校正系统的附属设备，需要根据具体的待校正量进行选定，如若为AD转换电路则外部输入源可选用满足要求的可调电压源；若为DA转换电路则输出接收端可选满足要求的电阻即可，即两者的有无和选择要根据具体的校正对象自行确定。

若测量装置有输出口与信号处理单元对接，则其输出口可直接接入信号处理单元进行校正运算，若测量装置无与信号处理单元对接的输出口则可以采用手动输入方式。

存储单元为FPGA的配置芯片，因为校正数据通常都比较小，FPGA配置芯片的空闲部分即可满足其要求。这种方案可简化设计复杂度，也不会增加成本，为控制成本，存储单元为用于配置FPGA芯片的EPCS芯片或FLASH芯片的空闲部分即可，若有特殊需求也可选用其它形式的存储单元，但仍视为本专利保护范围。

在本实例中信号处理单元为运行在PC中的自编写软件，PC通过以太网与待校正单元所在的系统连接，从而获得待校正单元的数据。

一种基于FPGA的误差校正方法，涉及包括待校正单元、信号处理单元、输入源、输出接收端和标准测量装置的误差校正装置，步骤如下：

S01：根据输入输出范围和精度要求确定采样点值；

S02：根据待校正单元的采样值或输出值，标准测量装置的测量值以及采样点值生成一个校正表；

S03：将校正表进行格式转换并下载至存储单元中；

S04：FPGA芯上电时根据校正表自动对各个通道进行校正，完成误差校正功能。

校正内容可以分为输入校正和输出校正两方面内容，其实现过程如下所示：

如图2所示，在输入校正实例中，首先需要设定采样范围和采样步长，这样就确定了采样触发点，然后输入激励，将校正前的采样点值与标准测量装置的测量值同时输入校正运算单元，当标准测量值=采样触发点值时，便自动触发校正运算，并结合校正前采样点值生成校正表，当完成整个设定范围采样点校正后，对校正表进行数据转换，转成能够被FPGA侧识别并存储的数据格式。

如图3所示，在输出校正实例中，首先确定采样触发点，输入设定值，然后根据器件所对应的换算关系得出器件的驱动值，驱动器件，测量输出，并将测量值与设定值作比较，根据比较结果修正驱动值，直至误差满足要求，然后将设定值与驱动值生成校正表，进入下一个校正点，直至完成设定范围的校正，最后对校正表进行数据转换，转成能够被FPGA侧识别并存储的数据格式。

上述实施例仅例示性说明本发明的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。