一种用于MPPT电路的超低压比较器电路及MPPT电路的制造方法与工艺

技术特征：
1.一种用于MPPT电路的超低压比较器电路，其特征在于，包括：同相输入端(Vp)；反相输入端(Vn)；输出端(VOUT)；第一比较器，电连接至所述同相输入端(Vp)及所述反相输入端(Vn)，用于对所述同相输入端(Vp)及所述反相输入端(Vn)输入的信号进行比较以得到减法器的第一控制信号(Voa)；所述减法器，电连接所述同相输入端(Vp)及所述反相输入端(Vn)以接收所述同相输入端(Vp)及所述反相输入端(Vn)输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号(Voa)，电连接所述输出端(VOUT)以获取电源电压信号，电连接第二比较器以输出第二控制信号(Vob)及第三控制信号(Voc)；所述第二比较器，电连接所述输出端(VOUT)，根据所述第二控制信号(Vob)及所述第三控制信号(Voc)输出四种不同占空比的调制信号。2.根据权利要求1所述的电路，其特征在于，所述第一比较器包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)；其中，所述第一晶体管(M1)及所述第三晶体管(M3)依次串接于所述反相输入端(Vn)与接地端(GND)之间；所述第二晶体管(M2)及所述第四晶体管(M4)依次串接于所述同相输入端(Vp)与接地端(GND)之间；所述第一晶体管(M1)及所述第二晶体管(M2)的控制端均电连接至所述第一晶体管(M1)与所述第三晶体管(M3)串接形成的节点(A)处，所述第三晶体管(M3)及所述第四晶体管(M4)的控制端均电连接至所述同相输入端(Vp)；所述第二晶体管(M2)与所述第四晶体管(M4)串接形成的节点(B)作为所述第一比较器的输出端以输出所述第一控制信号(Voa)。3.根据权利要求2所述的电路，其特征在于，所述第一晶体管(M1)及所述第二晶体管(M2)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三晶体管(M3)及所述第四晶体管(M4)为NMOS晶体管且其控制端为NMOS晶体管的栅极。4.根据权利要求1所述的电路，其特征在于，所述减法器包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第一多路开关及第二多路开关；其中，所述第五晶体管(M5)及所述第六晶体管(M6)依次串接于所述输出端(VOUT)与接地端(GND)之间，且其控制端均电连接至所述第一比较器的输出端；所述第七晶体管(M7)及所述第八晶体管(M8)依次串接于所述第一多路开关与所述第二多路开关之间，且其控制端分别电连接至所述同相输入端(Vp)和所述反相输入端(Vn)，其衬底端均电连接至参考电压源(VDTH)；所述第一多路开关的两个输入端分别电连接至所述输出端(VOUT)与接地端(GND)，其输出端电连接至所述第七晶体管(M7)且其第一控制端(S1)电连接至所述第一比较器的输出端，第二控制端(S2)电连接至所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)处；所述第二多路开关的两个输入端分别电连接至所述输出端(VOUT)与接地端(GND)，其输出端电连接至所述第八晶体管(M8)且其第一控制端(S1)电连接至所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)处，第二控制端(S2)电连接至所述第一比较器的输出端；所述第五晶体管(M5)与所述第六晶体管(M6)串接形成的节点(C)输出所述第二控制信号(Vob)，所述第七晶体管(M7)与所述第八晶体管(M8)串接形成的节点(D)作为所述减法器的输出端以输出所述第三控制信号(Voc)。5.根据权利要求4所述的电路，其特征在于，所述第五晶体管(M5)为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第六晶体管(M6)、所述第七晶体管(M7)及所述第八晶体管(M8)为NMOS晶体管且其控制端为NMOS晶体管的栅极。6.根据权利要求4所述的电路，其特征在于，所述第一多路开关或所述第二多路开关包括第二十晶体管(M20)、第二十一晶体管(M21)、第二十二晶体管(M22)及第二十三晶体管(M23)；其中，所述第二十晶体管(M20)电连接于所述输出端(VOUT)与所述第一多路开关或所述第二多路开关的输出端(VOS)之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端(S1)；所述第二...