一种节水灌溉流速监控综合实验装置的制作方法

本实用新型属于自动控制技术领域，具体涉及到节水灌溉流速监控装置。

背景技术：

目前我国水资源十分紧缺，而农业用水浪费极为严重，传统的大水漫灌方式使农业成了用水大户，其用水量占全国总用水量的70％以上，而水的有效利用率只有30％～40％，仅为发达国家的一半左右，每立方米水的粮食生产能力只有0.85kg，远远低于发达国家每立方米水的粮食生产能2kg以上的水平。

改变人们千百年来传统的灌溉习惯，用较少的水获得较高的产出效益，推广高效节水灌溉技术是一项重任，也是缓解我国水资源紧缺的途径之一，更是现代农业发展的必然选择。

节水灌溉是根据作物生长的需求，按时按量进行灌溉，保证作物的生长，提高土地效能。现有的灌水器产品存在质量不稳定，制造偏差较大，流量均匀度低，使用寿命短，使用寿命短，管道爆管，漏水现象时有发生，自动化程度低等问题。近年来，我国微灌虽然发展速度较快，微灌设备产品基本配套，但低端产品居多。目前，节水灌溉流速监控装置主要有以下几种：一是，由PC机控制实现的；二是，由处理器控制实现的；三是，由单片机控制实现的；四是，由人工手动调节实现的。现有的节水灌溉流速监控装置存在以下不足：结构尺寸大，携带不方便；电路复杂，每一种平台的功能多，需要元器件较多；设计集成度不够，一个控制终端可以有多种实现电路，未整合；设计成本较高，浪费设计材料；调试不方便，不能在线调试，需要借助其它手段。现有节水灌溉流速监控装置作为教学实验装置存在电路设计不完善，未能设置一些故障电路，考察学生分析能力；不利于学生学习，未能激发学生的创新意识；具有认识的片面性，未能提高学生认识；未能充分锻炼学生实际动手能力；未能扩充学生知识面，引导学生检索知识，提高学习的兴趣。

技术实现要素：

本实用新型所要解决的技术问题在于克服现有节水灌溉点滴速度监控装置的 不足，提供一种设计合理、电路简单、调试方便、成本低、拓展学生的思路的节水灌溉流速监控综合实验装置。

解决上述技术问题所采用的技术方案是它具有：对整个装置进行控制的FPGA电路；定时电路，该电路的输出端接FPGA电路；PCI电路，该电路的输出端接FPGA电路；控制电路，该电路的输出端接FPGA电路；电磁阀控制电路，该电路的输入端接FPGA电路。

本实用新型的FPGA电路为：插座J3的1脚接电容C2的一端并接5V电源、2脚接地、3脚接电容C1的一端并通过电阻R6接集成电路U2的7脚，插座J3上连接有流量传感器，流量传感器的型号为SEN‐HZ21WA，集成电路U2的28脚通过电阻R1接集成电路U3的1脚、61脚接集成电路U3的7脚、134脚接晶体振荡器Y1的4脚、12脚接按键S1的一端并通过电阻R7接3V电源、18脚接按键S2的一端并通过电阻R8接3V电源、22脚接按键S3的一端并通过电阻R9接3V电源，集成电路U2的70脚、68～62脚接集成电路U4的30～28脚、26～24脚、42脚、41脚，集成电路U2的177脚、179脚、180脚144脚、146脚、147脚、149脚、151脚、163脚、132脚、133脚、136脚、138脚、139脚、150脚、143脚、115脚、117脚、118脚、122脚、123脚、126脚、128脚、59～56脚、47～44脚、34脚、186～183脚、181脚、198脚、197脚、204脚、205脚、190脚、192脚、194～196脚、203脚、98脚、97脚、95～88脚、199～202脚、接集成电路U1的131～117脚、114～110脚、107～100脚、98～95脚、138脚、137脚、53脚、136脚、145脚、148脚、98脚、139脚、160脚、144脚、155～157脚、142脚、94脚、146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚，集成电路U2的5脚、6脚、27脚、48脚、119脚、141脚接5V电源，集成电路U2的26脚、55脚、69脚、87脚、102脚、131脚、159脚、173脚、191脚、206脚接3V电源，集成电路U2的49脚、4脚、15脚、16脚、37脚、38脚、60脚、78脚、96脚、109脚、110脚、120脚、130脚、142脚、152脚、164脚、182脚、200脚接地，集成电路U2的20脚、129脚、30脚、32脚接插座J2的4～1脚，集成电路U2的72脚接集成电路U5的5脚，集成电路U2的71脚接集成电路U6的5脚，插座J2的5脚接地，晶体振荡器Y1的1脚接3V电源、3脚接地，按键S1～S3的另一端接地；集成电路U1的型号为PCI9054，集 成电路U2的型号为EPF8820ATC208‐4，集成电路U3的型号为TLV3502，集成电路U4的型号为C8051F001，集成电路U5和集成电路U6的型号为HK4100F‐DC3V。

本实用新型外围元器件较少，电路简单，将不同平台整合到一块，集成度高，元器件都是常用的，成本较低，配套调整方便，使用方便，具有PCI接口，便于与外围设备高速传输数据，可以实现不同接口对接，扩展能力强，采用硬件实现算法，数据处理速度快，调试方便，可在线调试，具有多种控制手段，方便，快捷。本实用新型实验性功能强，可用于学生学习使用，拓展学生的思路，引导设计灵活学生发散思维，提高学生的认识，理解算法等不仅仅是由软件实现可以由硬件电路实现。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路和定时电路的电子原理线路图。

图3是图1中PCI电路的电子原理线路图。

图4是图1中控制电路和电磁阀控制电路的电子原理线路图。

具体实施方式

下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于下述的实施方式。

在图1、2中，本实施例的节水灌溉流速监控综合实验装置由FPGA电路、定时电路、PCI电路、控制电路、电磁阀控制电路连接构成，定时电路的输出端接FPGA电路，PCI电路的输出端接FPGA电路，控制电路的输出端接FPGA电路，电磁阀控制电路的输入端接FPGA电路。

本实施例的定时电路由集成电路U3、晶体振荡器Y2、电阻R1连接构成，集成电路U3的型号为TLV3502。集成电路U3的1脚通过电阻R1接FPGA电路、2脚接晶体振荡器Y2的4脚、8脚接3V电源、5脚接地、7脚接FPGA电路，晶体振荡器Y2的1脚接3V电源、3脚接地。

本实施例的控制电路由集成电路U4构成，集成电路U4的型号为C8051F001。集成电路U4的30～28脚、26～24脚、42脚、41脚接FPGA电路，集成电路U4的43脚、13脚、32脚、23脚接3V电源，集成电路U2的22脚、19脚、27脚、33脚、44脚、12脚接地。

本实施例的PCI电路由集成电路U1、插座J1连接构成，集成电路U1的型号为 PCI9054。集成电路U1的43脚、42脚、40～36脚、34～31脚、15～8脚、5～2脚、175～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚、23脚、22脚、24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、171脚、46～51脚依次接插座J1的57～11脚、1～6脚，集成电路U1的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U1的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，集成电路U1的131～117脚、114～110脚、107～100脚、98～95脚、138脚、137脚、53脚、136脚、145脚、148脚、98脚、139脚、160脚、144脚、155～157脚、142脚、94脚、87脚、146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚接FPGA电路，插座J1的10～7脚接地。

本实施例的FPGA电路由集成电路U2、晶体振荡器Y1、按键S1～S3、电阻R7～R9、插座J2、插座J3连接构成，集成电路U2的型号为EPF8820ATC208‐4。插座J3的1脚接电容C2的一端并接5V电源、2脚接地、3脚接电容C1的一端并通过电阻R6接集成电路U2的7脚，插座J3上连接有流量传感器，流量传感器的型号为SEN‐HZ21WA，集成电路U2的28脚通过电阻R1接集成电路U3的1脚、61脚接集成电路U3的7脚、134脚接晶体振荡器Y1的4脚、12脚接按键S1的一端并通过电阻R7接3V电源、18脚接按键S2的一端并通过电阻R8接3V电源、22脚接按键S3的一端并通过电阻R9接3V电源，集成电路U2的70脚、68～62脚接集成电路U4的30～28脚、26～24脚、42脚、41脚，集成电路U2的177脚、179脚、180脚144脚、146脚、147脚、149脚、151脚、163脚、132脚、133脚、136脚、138脚、139脚、150脚、143脚、115脚、117脚、118脚、122脚、123脚、126脚、128脚、59～56脚、47～44脚、34脚、186～183脚、181脚、198脚、197脚、204脚、205脚、190脚、192脚、194～196脚、203脚、187脚、98脚、97脚、95～88脚、199～202脚、接集成电路U1的131～117脚、114～110脚、107～100脚、98～95脚、138脚、137脚、53脚、136脚、145脚、148脚、98脚、139脚、160脚、144脚、155～157脚、142脚、94脚、146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚，集成电路 U2的5脚、6脚、27脚、48脚、119脚、141脚接5V电源，集成电路U2的26脚、55脚、69脚、87脚、102脚、131脚、159脚、173脚、191脚、206脚接3V电源，集成电路U2的49脚、4脚、15脚、16脚、37脚、38脚、60脚、78脚、96脚、109脚、110脚、120脚、130脚、142脚、152脚、164脚、182脚、200脚接地，集成电路U2的20脚、129脚、30脚、32脚接插座J2的4～1脚，集成电路U2的72脚和71脚接电磁阀控制电路，插座J2的5脚接地，晶体振荡器Y1的1脚接3V电源、3脚接地，按键S1～S3的另一端接地。

本实施例的电磁阀控制电路由集成电路U5、集成电路U6、电阻R2～R5、二极管D1、二极管D2、电磁阀KM1、电磁阀KM2连接构成，集成电路U5和集成电路U6的型号为HK4100F‐DC3V。集成电路U5的5脚接集成电路U2的72脚、2脚接地、6脚通过串联电阻R2、R3接二极管D1的正极、1脚接电磁阀KM1的一端、4脚接24V电源，集成电路U6的5脚接集成电路U2的71脚、2脚接地、6脚通过串联电阻R4、R5接二极管D2的正极、1脚接电磁阀KM2的一端、4脚接24V电源，二极管D1和二极管D2的负极接地，电磁阀KM1和电磁阀KM2的另一端接地。

本实用新型的工作原理如下：

系统上电，电路开始初始化工作。此后，系统正常工作。集成电路U2时刻检测流量传感器，并产生相应的接收控制逻辑，接收流量传感器数据，信号从插座J3的引脚3输出，经电阻R6，输入到集成电路U2；与此同时，启动定时电路控制逻辑，启动信号从集成电路U2的引脚28输出，经电阻R1，输入到集成电路U3，从集成电路U3的引脚7输出，集成电路U2接收定时数据。

当按下开关S1，不按下开关S2和开关S3，控制器电路被选用。此时，用控制器进行节水灌溉流速控制。数据信号从集成电路U4的引脚30～28，26～24，42，41输出到集成电路U2。集成电路U2启动数据接收控制时序，接收从集成电路U4发送的数据；此后，集成电路U2对接收各种数据进行处理，并启动电磁阀的逻辑控制时序，控制信号从集成电路U2的引脚72，71输出到集成电路U5和集成电路U7，最终，从集成电路U5和集成电路U7的引脚1输出。

当按下开关S2，不按下开关S1和开关S3，PCI电路被选用。此时，用PCI电路进行节水灌溉流速控制。PCI的控制数据从插座J1输入，由插座J1的引脚1～6，32～57输出到集成电路U1，经集成电路U1的PCI数据转变为局部总线数据，数据 信号从U1的引脚131～127，114～110，107～100，98～95输出到集成电路U2，集成电路U2启动局部总线控制逻辑，接收从插座J3发送的数据；此后，集成电路U2对接收各种数据进行处理，并启动电磁阀的逻辑控制时序，控制信号从集成电路U2的引脚72，71输出到集成电路U5和集成电路U7，最终，从集成电路U5和集成电路U7的引脚1输出。

当按下开关S3，不按下开关S1和开关S2，FPGA电路被选用。此时，用FPGA电路进行节水灌溉流速控制。集成电路U2对接收的流量传感器数据，定时数据，及时处理，并产生电磁阀的控制时序，控制电磁阀动作。控制信号从集成电路U2的引脚72，71输出到集成电路U5和集成电路U7，最终，从集成电路U5和集成电路U7的引脚1输出。