控制系统用数字量输入模块及组合结构的制作方法

本实用新型涉及电气设备自动控制领域，尤其是涉及一种控制系统用数字量输入模块及组合结构。

背景技术：

数字量在时间和数量上都是离散的物理量，其表示的信号则为数字信号。数字量是由0和1组成的信号，经过编码形成有规律的信号，数字量被用到系统控制中，数字量的控制，有效的办法是nc，即数字控制技术，目前在数字控制技术中经常采用plc技术，plc采集与存储数据，可对控制系统进行监控；还可联网、通讯，实现大范围、跨地域的控制与管理。随着芯片行业的发展，使得数字量应用于系统控制中的传输速度成倍增长，而由于plc技术传输速度较慢，则限制了整体的传输速度，在系统控制中会使得整体系统效率降低，从而导致生产效率降低。

技术实现要素：

本实用新型所要解决的技术问题是提供一种能够提高系统整体的传输速度的控制系统用数字量输入模块及组合结构。

本实用新型解决其技术问题所采取的技术方案是：一种控制系统用数字量输入模块及组合结构，包括信号处理模块、信号输出模块、信号输入模块以及供电模块，所述的信号输入模块接收外部信号并将该信号传递至信号处理模块进行处理，将该信号变为数字信号并通过信号输出模块输出，所述的供电模块用于给信号处理模块、信号输入模块以及信号输出模块供电；所述的信号输出模块通过网络通讯的模式进行，所述的信号输出模块采用w5500网络芯片进行通讯；所述的信号处理模块采用msp430单片机对输入信号进行处理。

进一步具体的，所述的信号输入单元包括排阻以及与排阻连接的光耦隔离电路，所述的光耦隔离电路接收外部信号并将该信号输送至信号处理模块。

进一步具体的，所述的排阻一端连接3.3v电压，另一端连接光耦隔离电路，同一个所述的排阻至少连接一个所述的光耦隔离电路。

进一步具体的，同一个所述的排阻连接4个所述的光耦隔离电路。

进一步具体的，所述的排阻与光耦隔离电路的组合至少有一组。

进一步具体的，所述的排阻与光耦隔离电路的组合有9组。

一种控制系统用数字量输入模块的组合结构，包括至少一组上述中任意一项所述的数字量输入模块。

本实用新型的有益效果是：与现有技术相比，通过普通的排针接收输入信号，经过处理通过网络通讯方式输出数字量信号，大大增加了信号的输出速度，使得msp430单片机能够充分被利用，大大增加了对信号处理速度，提高了数字量的输送效果；能够提高整体系统的运算速度以及控制的更加精确和快速，降低生产成本。

附图说明

图1是本实用新型的结构框图；

图2是本实用新型信号处理模块的电路图；

图3是本实用新型信号输出模块的电路图；

图4是本实用新型信号输入模块的电路图；

图5是本实用新型第二排针的电路图；

图6是本实用新型供电模块的电路图。

具体实施方式

下面结合附图对本实用新型作详细的描述。

如图1所示一种控制系统用数字量输入模块及组合结构，包括信号处理模块、信号输出模块、信号输入模块以及供电模块，所述的信号输入模块接收外部信号并将该信号传递至信号处理模块进行处理，将该信号变为数字信号并通过信号输出模块输出，所述的供电模块用于给信号处理模块、信号输入模块以及信号输出模块供电；所述的信号输出模块通过网络通讯的模式进行，所述的信号输出模块采用w5500网络芯片进行通讯；所述的信号处理模块采用msp430单片机对输入信号进行处理。将其他模式的信号通过msp430单片机转化为数字量信号，并通过w5500网络芯片处理后输出；这将大大提高信号处理速度以及信号传递速度，提高控制系统的运行速度，节省时间。

如图2所示为信号处理模块的电路图，msp430单片机u1的11脚与12脚之间设置第六电容c6；同时第六电容c6连接于msp430单片机u1的11脚的一端连接3.3v电压，连接于msp430单片机u1的12脚的一端接地，形成去耦电容；msp430单片机u1的15脚接地、16脚连接3.3v电压；msp430单片机u1的62脚通过第七电容c7后接地；msp430单片机u1的89脚与90脚之间设置第一晶体振荡器y1，在第一晶体振荡器y1靠近89脚的一端通过第二电容c2接地，在第一晶体振荡器y1靠近90脚的一端通过第一电容c1接地；msp430单片机u1的96脚分为两路，第一路通过第一电阻r1连接于3.3v电压，第二路通过第四电容c4后接地；在电源输出端连接4个去耦电容组，分别为包含第三电容c3的第三去耦电容组、包含第五电容c5的第五去耦电容组、包含第八电容c8以及在第八电容c8上并联的旁路电容ce1的第八去耦电容组以及包含第九电容c9的第九去耦电容组；msp430单片机u1的38脚、64脚以及87脚连接3.3v电压；msp430单片机u1的37脚以及63脚接地；第一排针p1用于与外部电脑连接；第一排针p1的1脚与msp430单片机u1的92脚连接；第一排针p1的2脚连接3.3v电源；第一排针p1的3脚与msp430单片机u1的93脚连接；第一排针p1的5脚与msp430单片机u1的94脚连接；第一排针p1的7脚与msp430单片机u1的95脚连接；第一排针p1的8脚与msp430单片机u1的91脚连接；第一排针p1的9脚接地；第一排针p1的11脚与msp430单片机u1的96脚连接。

如图3所示为信号输出模块的电路图，w5500网络芯片u2的1脚与网络接头rj1的2脚连接；w5500网络芯片u2的2脚与网络接头rj1的1脚连接；w5500网络芯片u2的3脚、9脚、14脚、16脚、19脚、29脚以及48脚接地；w5500网络芯片u2的4脚、11脚、15脚、21脚以及28脚连接3.3v电压；w5500网络芯片u2的8脚分为两路，第一路连接3.3v电压，第二路通过第十一电容c11后接地；w5500网络芯片u2的10脚通过第八电阻r8后接地；w5500网络芯片u2的17脚分为两路，第一路连接3.3v电压，第二路通过第十八电容c18后接地；w5500网络芯片u2的20脚通过第十六电容c16后接地；w5500网络芯片u2的22脚通过第十七电容c17后接地；w5500网络芯片u2的23脚连接于第三排阻rp3的7脚；w5500网络芯片u2的25脚与网络接头rj1的11脚连接；w5500网络芯片u2的27脚与网络接头rj1的10脚连接；w5500网络芯片u2的30脚与31脚之间并联第十一电阻r11以及第二晶体振荡器y2，在第二晶体振荡器y2靠近30脚的一端通过第十九电容c19后接地，在第二晶体振荡器y2靠近31脚的一端通过第十四电容c14后接地；w5500网络芯片u2的32脚分为两路，第一路与第四排阻rp4的2脚连接，第二路与msp430单片机u1的33脚连接；w5500网络芯片u2的33脚与msp430单片机u1的36脚连接；w5500网络芯片u2的34脚与msp430单片机u1的35脚连接；w5500网络芯片u2的35脚与msp430单片机u1的34脚连接；w5500网络芯片u2的36脚分为两路，第一路与msp430单片机u1的40脚连接，第二路与第四排阻rp4的4脚连接；w5500网络芯片u2的37脚分为两路，第一路与msp430单片机u1的39脚连接，第二路与第四排阻rp4的1脚连接；第四排阻rp4的5脚、6脚、7脚以及8脚同时连接于3.3v电压；w5500网络芯片u2的38脚与第一排阻rp1的8脚连接；w5500网络芯片u2的39脚与第一排阻rp1的7脚连接；w5500网络芯片u2的40脚与第一排阻rp1的6脚连接；w5500网络芯片u2的41脚与第一排阻rp1的5脚连接；w5500网络芯片u2的42脚与第三排阻rp3的8脚连接；w5500网络芯片u2的43脚与第二排阻rp2的3脚连接；w5500网络芯片u2的44脚与第二排阻rp2的2脚连接；w5500网络芯片u2的45脚与第二排阻rp2的1脚连接；第二排阻rp2的5脚、6脚、7脚以及8脚同时连接于3.3v电压；第一排阻rp1的1脚、2脚、3脚以及4脚同时接地；第二排阻rp2的1脚、2脚、3脚以及4脚同时接地；从3.3v电压分出四路，第一路通过第十电容c10后接地，第二路通过第四电阻r4后连接于网络接头rj1的1脚，第三路通过第五电阻r5后连接于网络接头rj1的2脚，第四路通过第七电阻r7后分为两个支路，第一支路通过第十二电容c12后接地，第二支路与网络接头rj1的4脚连接；w5500网络芯片u2的5脚分出两路，第一路通过第二十电容c20后连接于网络接头rj1的6脚，第二路通过第十电阻r10后分为三个支路，第一支路通过第八电阻r8后连接于w5500网络芯片u2的6脚，第二支路通过第十五电容c15后接地，第三支路与网络接头rj1的5脚连接；w5500网络芯片u2的6脚通过第十三电容c13后连接于网络接头rj1的6脚；网络接头rj1的9脚通过第三电阻r3后分为三路，第一路通过第一电感l1连接于3.3v电压，第二路直接连接于3.3v电压，第三路通过第二电阻r2连接于网络接头rj1的12脚。

如图4或图5所示为信号输入模块的电路图，信号输入单元包括排阻以及与排阻连接的光耦隔离电路，所述的光耦隔离电路接收外部信号并将该信号输送至信号处理模块。排阻一端连接3.3v电压，另一端连接光耦隔离电路，同一个所述的排阻连接4个光耦隔离电路；排阻与光耦隔离电路的组合有9组；通过排针接收信号。下面以一个排阻加四个光耦隔离电路作详细的描述，其他组连接结构相同，而在1组中的四个光耦隔离电路的连接结构相同。第五排阻rp5的5脚、6脚、7脚以及8脚分别连接于四个光耦隔离电路的输入接头且一一对应，以第一个光耦隔离电路说明其电路结构，光耦采用tcmt4600四通道光耦。第五排阻rp5的5脚分为两路，第一路连接于msp430单片机u1的61脚，第二路连接光耦u3a的16脚端；光耦u3a的15脚接地；光耦u3a的1脚分为三路，第一路通过第十八电阻r18后连接于第二排针p2的4脚，第二路通过第十四电阻r14后连接于第二排针p2的4脚，第三路通过第二十四电容c24后连接于第二排针p2的5脚或者6脚；光耦u3a的2脚连接于第二排针p2的5脚或者6脚。

如图6所示为供电模块的电路图，包括型号为ams1117-3.3的稳压器u21以及第四插头p4，稳压器u21的1脚与2脚之间并联第五十七电容c57以及第二旁路电容ce2，稳压器u21的1脚与3脚之间并联第五十八电容c58以及第三旁路电容ce3，同时稳压器u21的1脚接地，稳压器u21的1脚连接第四插头p4的2脚，稳压器u21的3脚同时连接于5v电压以及第四插头p4的1脚；稳压器u21的2脚连接于3.3v的电压，同时3.3v电压第一百五十三电阻r153与发光二极管后接地。

上述模块设计可以接收多台设备输入的信号，若需要增加输入的数量，增加相应的上述模块即可，形成组合结构用于增加输入量，提高传输速度。

以上仅结合目前考虑的最实用的优选实施例对本实用新型进行描述，需要理解的是，上述说明并非是对本实用新型的限制，本实用新型也并不限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。