一种基于FPGA的视频编解码中码流平滑控制系统的制作方法

一种基于fpga的视频编解码中码流平滑控制系统
技术领域
1.本发明涉及视频编解码技术领域，具体的说，是涉及一种基于fpga的视频编解码中码流平滑控制系统。


背景技术：

2.在无人车、弹载、无人机等无人平台领域，图像视频和控制信息的交互，对实时性要求特别高，如何在一定距离范围内的有限带宽的情况下传输高质量的图像，以实现信息的实时传输交换和处理，用以帮助无人平台完成通讯、指挥等功能，是一个很重要的需求和技术难点。现有的视频编解码过程中主要分为三类：一是基于专用soc芯片的解决方案。主要有美国的德州仪器ti的dm368、海思、瑞芯微等主流芯片厂家，其特点是性能稳定可靠、使用方便、性价比高、向下兼容标准，主要用于安防监控、工业类应用。但是这类方案延时大多在200ms以上，且无法满足特种军事环境下的宽温范围要求。
3.二是基于软件编码的解决方案。其采用基于cpu/gpu的操作系统编解码的解决方案，其特点是硬件平台依赖性小，系统兼容性好。但由于编码运算量巨大，对编码平台计算能力要求较高，对带宽要求很高，不适合无线传输，延时较大，一般用于对延时要求不高、系统体积限制不高的应用。
4.三是基于可编程逻辑器件fpga的解决方案。其主要基于公开的标准编写ip核，基于的fpga有xilinx、altera、国微等国内外主流fpga厂家，其特点是使用灵活、系统集成度高，主要用于对系统体积、对延时带宽、宽温范围等定制化要求较高的应用，因此基于可编程逻辑器件fpga的视频编解码技术得到了广泛发展。
5.但是由于现有的fpga编解码过程中，无法满足宽温范围和一些特殊行业，如弹载机载上面的应用，使得这类应用中的码流平滑控制机制并不完善。


技术实现要素：

6.为了克服现有的技术的不足，本发明提供一种基于fpga的视频编解码中码流平滑控制系统。
7.本发明技术方案如下所述：一种基于fpga的视频编解码中码流平滑控制系统，其特征在于，包括cpld刷新控制电路、存储器以及动态刷新fpga：所述存储器内存储有所述动态刷新fpga配置程序，用于控制所述动态刷新fpga的运行状态控制；所述cpld刷新控制电路用于调用所述存储器内的配制文件，并实现所述动态刷新fpga的控制；所述动态刷新fpga用于接收控制命令并对视频文件中的子帧进行优化和预处理，以实现视频编码处理。
8.根据上述方案的本发明，其特征在于，所述存储器包括第一存储器和第二存储器，所述第一存储器内存放所述动态刷新fpga的配制程序，所述第二存储器内存放有所述动态刷新fpga的刷新程序。
9.进一步的，所述第一存储器和所述第二存储器均为prom存储器。
10.根据上述方案的本发明，其特征在于，所述动态刷新fpga运行于selectmap slave运行模式。
11.根据上述方案的本发明，其特征在于，所述cpld刷新控制电路与外部时钟信号、时钟控制信号连接，所述时钟控制信号控制所述cpld刷新控制电路的刷新周期。
12.根据上述方案的本发明，其特征在于，所述cpld刷新控制电路内设有存储器控制模块、配置状态机模块、fpga配置状态检测模块以及fpga控制模块：所述存储器控制模块与所述存储器通信，用以实现所述存储器的读取；所述配置状态机模块用于完成所述cpld刷新控制电路的工作状态转换；所述fpga配置状态检测模块用于实现所述动态刷新fpga的加载状态的检测，并在检测到所述动态刷新fpga加载状态异常时发送错误标志；所述fpga控制模块用于根据所述存储器的配制文件，实现所述动态刷新fpga的配制程序写入。
13.根据上述方案的本发明，其特征在于，所述动态刷新fpga接收配制程序后，对子帧的参考帧进行优化及预处理，完成子帧的帧内预测和帧间预测，实现视频的编解码处理。
14.进一步的，所述动态刷新fpga在进行编码处理时，基于宏块延时处理；所述动态刷新fpga进行解码处理时，先对网络延时进行评估，后与编码数据进行同步实现解码。
15.根据上述方案的本发明，其有益效果在于，本发明基于可编程逻辑器件fpga的自主算法，很好地融合了dsp架构的可编程可升级性和asic架构的由硬件实现方式而带来的高编码性能，不仅仅体现在具有和dsp平台一样的可编程性和可升级性，而且还体现在可以提供更高的系统架构上的灵活性，并且本发明可以应用到无人平台上，满足各种平台对于小型化、可靠性、环境适应性、电磁兼容等各方面要求，保证图像的连续稳定以及带宽的平滑稳定。
附图说明
16.图1为本发明的结构示意图。
17.图2为本发明中cpld刷新控制电路的实现原理示意图。
具体实施方式
18.下面结合附图以及实施方式对本发明进行进一步的描述：无人平台（无人车、弹载、无人机等）有其应用的特殊性，对传输距离、延时、带宽、环境适应性均有较高要求，针对无人平台的应用厂家，现有编解码算法中存着以下问题：（1）端到端的传输延时较大，从信号源到送显，延时大多在200ms，对无人平台的指控造成较大滞后。（2）对传输带宽要求较高，需要10m以上带宽，对无线数据链和自组网电台指标要求较高，不利于满足系统远距离传输的指标，且带宽波动起伏较大，遇到关键帧时带宽会超过无线电台的最大带宽。造成画面不流畅、花屏、卡顿。针对军用装备和产品，传统的
soc芯片均为商用级芯片，可靠性和温度范围无法满足特殊军事环境下的应用。
19.如图1、图2所示，针对上述缺陷，本发明提供了一种基于fpga的视频编解码中码流平滑控制系统，其包括cpld刷新控制电路、存储器以及动态刷新fpga。其中cpld刷新控制电路实现动态刷新fpga的实时控制，存储器用于实现配置文件的存储，动态刷新fpga用于进行编解码运算，通过帧内刷新机制保证带宽的平滑稳定。
20.在该基于fpga的视频编解码中码流平滑控制系统中，存储器内存储有动态刷新fpga配置程序，用于控制动态刷新fpga的运行状态控制。具体的，该存储器包括第一存储器和第二存储器，第一存储器内存放动态刷新fpga的配制程序，第二存储器内存放有动态刷新fpga的刷新程序。第一存储器和第二存储器均为prom存储器，即图1中prom1用于存放全部配置程序，prom2存放部分刷新程序，其配置程序不包含block ram。
21.本发明中的cpld刷新控制电路用于调用存储器内的配制文件，并实现动态刷新fpga的控制。在实现过程中，cpld刷新控制电路与外部时钟信号、时钟控制信号连接，时钟控制信号控制cpld刷新控制电路的刷新周期。具体的，外部时钟信号为外部晶振，通过外部晶振实现时钟的配制；时钟控制信号为配制电阻，配制电阻根据上下状态控制外部晶振的刷新频率，进而控制cpld刷新控制电路的刷新周期。当cpld刷新控制电路完成上电后，加载各个存储器的配制程序，同时读取配制电阻的状态，实现周期刷新的功能。
22.如图2所示，本发明中的cpld刷新控制电路内设有存储器控制模块、配置状态机模块、fpga配置状态检测模块以及fpga控制模块，具体的：（1）存储器控制模块与存储器通信，用以实现存储器的读取。具体的，prom1控制模块用于通过prom1接口与prom1进行通信，读取prom1内存储的完整的配制文件；prom2控制模块用于通过prom2接口与prom2进行通信，读取prom2内存储的部分配制程序。
23.（2）配置状态机模块用于完成cpld刷新控制电路的工作状态转换；（3）fpga配置状态检测模块用于实现动态刷新fpga的加载状态的检测，并在检测到动态刷新fpga加载状态异常时发送错误标志。
24.（4）fpga控制模块用于根据存储器的配制文件，实现动态刷新fpga的配制程序写入。
25.cpld刷新控制电路内还设有地址译码模块，地址译码模块用于实现prom1和prom2的芯片地址，并完成数据总线的切换，并将对应的程序数据写入动态刷新fpga中。
26.动态刷新fpga用于接收控制命令并对视频文件中的子帧进行优化和预处理，以实现视频编码处理，动态刷新fpga运行于selectmap slave运行模式。动态刷新fpga接收配制程序后，对子帧的参考帧进行优化及预处理，完成子帧的帧内预测和帧间预测，实现视频的编解码处理。本发明中的动态刷新fpga通过利用si帧和sp帧之间的处理和切换，实现了fpga的高速运算处理，最大限度的减少编码端的延迟。
27.动态刷新fpga在进行编码处理时，基于宏块延时处理；动态刷新fpga进行解码处理时，先对网络延时进行评估，后与编码数据进行同步实现解码。另外，本发明的动态刷新fpga与外界通信的网络协议采用高效的内置udp挟制，通过协议栈实现us级延时的数据处理，同时通过码流平滑处理，使得网络带宽占用平缓，有利于网络及视频显示的稳定。
28.本发明通过cpld刷新控制电路和动态刷新fpga的自助算法，支持h.264的high 4:2:2 profile，满足高品质图像需求。由于本发明无cpu参与和额外的帧缓冲，超低时延窄带
高清编解码系统在实现高品质视频与低码率的同时，实现了超低延迟的系统需求。
29.应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
30.上面结合附图对本发明专利进行了示例性的描述，显然本发明专利的实现并不受上述方式的限制，只要采用了本发明专利的方法构思和技术方案进行的各种改进，或未经改进将本发明专利的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。