送给CPLD，其中数据大小为多少，就发送多少个脉冲。为了方便CPLD识别信号，添加两个使能信号ENDATA1和ENDATA2。CPLD识别两个脉冲信号，采用计数器计数出脉冲个数，因此，计数开始时间很重要，当使能信号为高电平时，CPLD即开始计数；使能信号为低电平时，CPLD即停止计数。由于单片机用于串口通信，所以晶振采用11.0592MHz，执行一条指令约为1.09us。采用串口中断接收多位数据时，很容易出错，有可能当前数据未接收完，下次数据又来了，造成干扰。
[0090]参照图6所示的本申请实施例中一种CPLD的结构图。在本申请实施例中，CPLDll可以包括时钟信号接收模块61、第一计数器62、第二计数器63、分频模块64、开关转换模块65、合成模块66，发送模块67 ；
[0091]其中，时钟信号接收模块61，用于接收时钟信号；
[0092]第一计数器62，用于计数出分频信号的个数；
[0093]第二计数器63，用于计数出单周期脉冲信号的个数；
[0094]分频模块64，用于根据分频信号的个数和所述时钟信号，生成分频调制信号；
[0095]开关转换模块65，用于根据单周期脉冲信号的个数，生成开关调制信号；
[0096]合成模块66，用于将分频调制信号和开关调制信号进行逻辑与运算，合成为控制信号;
[0097]发送模块67，用于将控制信号发送给选单器。
[0098]参照图7所示的本申请实施例中一种CPLD的工作流程图。
[0099]在本申请实施例中，CPLDll的工作流程可以为:计数71: CPLD11接收到“ENDATA1和DATA1”76后，计数器工作开始，计数出分频数DATAl ;分频72:对输入的时钟信号eiclk78进行分频得到分频信号freqtemp，分频仍然采用计数器，对输入信号eiclk计数，当计数到分频数DATAl时，freqtemp信号电平翻转，循环执行就得到所需的输出重频信号；计数71:CPLD11接收到“ENDATA2和DATA2”77后，计数出脉冲个数DATA2 ;转换为开关信号73:将DATA2转换为开关信号switch。Switch信号产生仍然是对eiclk信号计数，计数开始后，switch信号电平置高，计数到DATA2后，swtich信号电平置低，得到所需的开关信号；合成为控制信号74:将switch信号和freqtemp信号合成得到所需的控制信号freq ;输发送给选单器75:将freq信号发送至选单器75，得到所需的脉冲信号。为了得到更好的脉冲幅度和窄脉宽，采用延时芯片DA1023— 25，获得一定的信号延时，得到更加的脉冲效果。
[0100]参照图8所示的本申请实施例中生成控制信号的波形图。
[0101]在本申请实施例中，设置eiclk频率为ΙΟΚΗζ，周期为10us ;设置分频数为4，分频的方法为每当计数器计数的数值到4时，电平翻转，则freqtemp为频率2.5KHz的方波，周期为400us ;设置脉冲个数设置为2，生成开关信号的方法为，计数器开始工作时，switch信号电平置高，计数器计数到2时，switch信号电平置低，则switch持续200us高电平，其它为低电平。然后与freqtemp信号合成，既两个信号进行“逻辑与”运算，根据“逻辑与”运算中“高高得高”，其它为低的方法，得到freq信号高电平为200us，低电平为200us的信号，输入选单器后，得到的信号周期为400us，有2个窄脉冲出现，既得到所需脉冲信号。
[0102]参照图9所示的本申请实施例中一种频率脉冲选择器的工作流程图。
[0103]在本申请实施例中，上位机可以为PC上位机91，下位机可以为52单片机92。
[0104]PC上位机91向52单片机92发送分频数目DATA1、单周期脉冲数目DATA2和回执指令 REDATAo
[0105]当52单片机92接收到REDATA指令，发送分频返回值REDATA1和单周期脉冲返回值REDATA2给上位机。当52单片机92接收到DATAl数据和DATA2数据，52单片机92立即转换DATAl和DATA2数据为脉冲，并发送给CPLD93。52单片机92向CPLD93发送两个使能信号和ENDATA2以触发CPLD93内部的第一计数器和第二计数器。
[0106]CPLD93接收ENDATA1和DATAl脉冲后，第一计数器开始工作，计数出分频数目DATA1，根据分频数目对接收的时钟信号eiclk95进行分频，得到分频信号。CPLD接收ENDATA2和DATA2脉冲后，第二计数器开始工作，计数出单周期脉冲数目DATA2，根据单周期脉冲数目生成开关信号，将分频信号和开关信号合成得到控制信号freq，将控制信号发送给选单器94。
[0107]参照图10所示的本申请实施例中一种频率脉冲选择方法的流程图，所述方法可以包括:
[0108]步骤101、接收分频信号和单周期脉冲信号；所述分频信号和单周期脉冲信号由下位机分别依据上位机提供的分频数目和单周期脉冲数目生成；
[0109]步骤102、接收时钟信号；
[0110]步骤103、根据所述分频信号、单周期脉冲信号和所述时钟信号生成控制信号；
[0111]步骤104、将控制信号发送给选单器。
[0112]参照图11所示的本申请实施例中根据所述分频信号、单周期脉冲信号和所述时钟信号生成控制信号103步骤的流程图，所述步骤可以包括:
[0113]子步骤S111、计数出所述分频信号的个数；
[0114]子步骤S112、计数出所述单周期脉冲信号的个数；
[0115]子步骤S113、根据分频信号个数和所述时钟信号生成分频调制信号；
[0116]子步骤S114、根据单周期脉冲信号个数生成开关调制信号；
[0117]子步骤S115、将所述分频调制信号和所述开关调制信号进行逻辑与运算，合成为控制信号。
[0118]对于方法实施例而言，由于其与装置实施例基本相似，所以描述的比较简单，相关之处参见装置实施例的部分说明即可。
[0119]本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0120]本领域内的技术人员应明白，本申请实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
[0121]本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数