Rl与放电电阻R21:的第一端之间，放电电阻R21:的第二端、电容Ci的第一端和充电电阻R21的第一端共接构成所述第i时序控制模块的输出端EN_VDDi，电容Ci的第二端接地，充电电阻R21的第二端为所述第i时序控制模块的输入端VDD i 1;
[0036]所述第η时序控制模块包括二极管Dn、电容Cn和充电电阻R2n，其中，二极管Dn的负极连充电电阻Rl，二极管Dn的正极、电容Cn的第一端和充电电阻R2n的第一端共接构成所述第η时序控制模块的输出端EN_VDDn，电容Cn的第二端接地，充电电阻R2n的第二端为所述第η时序控制模块的输入端VDDn 1；
[0037]其中，2彡i < η，且i为正整数，所述第2时序控制模块102到第n_l时序控制模块中的放电电阻的阻值均不相同。
[0038]第I时序控制模块所对应的第I电源模块最先上电、最后下电，第2时序控制模块到第η-1时序控制模块中，放电电阻阻值较大的时序控制模块所对应的电源模块先上电、后下电。
[0039]在具体应用中，第2时序控制模块到第η-1时序控制模块中的放电电阻的阻值大小可以依次递减也可以依次递增，倘若放电电阻的阻值依次递减，则与第I时序控制模块到第n-1时序控制模块对应连接的第I电源模块到第η-1电源模块的上电顺序为正序，下电顺序为倒序；倘若放电电阻的阻值依次递增，则与第I时序控制模块到第η-1时序控制模块对应连接的第I电源模块到第η-1电源模块的上电顺序为倒序，下电顺序为正序。
[0040]当所述第2电源模块到第η-1电源模块中，有j个电源模块需要同时上电或下电时，可以通过使该j个电源模块中各电源模块所对应的时序控制模块的放电电阻的阻值相等，来实现所述有j个电源模块的同时上电或同时下电，其中2彡j彡n-2，且j为正整数。
[0041]本实用新型所提供的多路电源的上下电时序控制电路的每级时序控制模块至多仅包括两个电阻、一个电容和一个二极管，电路结构简单，易于布线，性能稳定，适于广泛推广生产。
[0042]如图2所示，在另一优选实施例中，所述第η时序控制模块1n还包括放电电阻R2n I，所述放电电阻R2n I连接在二极管Dn的正极和电容Cn的第一端、充电电阻R 2η的第一端之间，所述第2时序控制模块到第η时序控制模块中的放电电阻的阻值均不相同。
[0043]图3为本实用新型的一优选实施例提供的η = 3时，上下电时序控制电路的电路图。
[0044]参阅图3，在第I时序控制模块101中，充电电阻Rl串联在所述上下电控制端VDD_SYS和二极管Dl的正极之间，二极管Dl的负极连第I上下电控制模块的输出端EN_VDD1，电容Cl和放电电阻R2并联并连接在二极管Dl的负极和地之间，放电电阻R2的阻值远大于充电电阻Rl的阻值；
[0045]在第2时序控制模块102中，二极管D2的负极接充电电阻Rl的第二端，二极管D2的正极接放电电阻R3的第一端，放电电阻R3的第二端、电容C2的第一端以及电电阻R4的第一端共接于第2上下电控制模块的输出端EN_VDD2，电容C2的第二端接地，充电电阻R4的第二端接第2上下电控制模块的输入端VDDl ;
[0046]在第3时序控制模块103中，二极管D3的负极接充电电阻Rl的第二端，二极管D3的正极接放电电阻R5的第一端，放电电阻R5的第二端、电容C3的第一端以及充电电阻R6的第一端共接于第3上下电控制模块的输出端EN_VDD3，电容C3的第二端接地，充电电阻R6的第二端接第3上下电控制模块的输入端VDD2 ;
[0047]放电电阻R3和放电电阻R5的阻值大小关系为:R3 > R5 ；
[0048]在上述上下电时序控制电路的基础上加上对应的3个电源模块；
[0049]第I电源模块201、第2电源模块202和第3电源模块203分别为芯片U1、芯片U2和芯片U3，所述各芯片均包括4个引脚；
[0050]其中，各芯片的I号引脚VIN分别对应第I电源模块201、第2电源模块202和第三电源模块203的输入端VDD_SYS，各输入端VDD_SYS均与上下电控制端VDD_SYS连接；[0051 ] 各芯片的2号引脚GND均接地；
[0052]各芯片的3号引脚EN分别对应第I电源模块201、第2电源模块202和第三电源模块203的使能端EN_VDD1、使能端EN_VDD2和使能端EN_VDD3，所述使能端EN_VDD1到使能端EN_VDD3分别与所述第I上下电时序控制模块的输出端EN_VDD1到第3上下电时序控制模块的输出端EN_VDD3 —一对应连接；
[0053]各芯片的4号引脚VOUT分别对应第I电源模块201、第2电源模块202和第三电源模块203的输出端VDD1、输出端VDD2、输出端VDD3，所述输出端VDDl和输出端VDD2分别与所述第I上下电时序控制模块的输入端VDD1、第I上下电时序控制模块的输入端VDD2
——对应连接。
[0054]在具体应用中，上下电时序控制电路中的所有放电电阻和充电电阻的阻值、电容的容量可以根据需要随意调整，所有放电电阻和充电电阻均可以直接选用可调电阻，所有电容均可以直接选用可调电容。
[0055]在具体应用中，图3中第3上下电控制模块的放电电阻R5可以去掉。如图4所示，为η = 3时，图3中的放电电阻R5去掉时的电路结构示意图。
[0056]现以图4所示的上下电时序控制电路，来具体说明通过所述上下电时序控制电路控制3个电源模块的具体原理，所述原理如下:
[0057]一、上电时序控制原理
[0058]上电顺序为第I电源模块201最先，第2电源模块202其次，第3电源模块203最后；
[0059]第I电源模块201的VDD_SYS端上电时，与该电能输入端VDD_SYS端相连的第I上下电时序控制模块101的VDD_SYS端通过电阻Rl和Dl直接给Cl充电，因为充电电阻Rl阻值很小，放电电阻R2阻值很大，所以与电容Cl相连的第I上下电时序控制模块101和第I电源模块201的EN_VDD端的电压会立马变成高电平，以控制第I电源模块201的VDDl端输出电能，此时由于第2上下电时序控制模块102和第2电源模块202的VDD2端、第3上下电时序控制模块103和第3电源模块203的VDD3端因为二极管D2和二极管D3的反向作用，使得第2电源模块202的EV_VDD2引脚和第3电源模块203的EN_VDD3引脚仍然为低电平，此时第2电源模块202和第3电源模203块处于关断状态，从而实现了第I电源模块201最先上电；
[0060]第I电源模块201的VDDl端和第2上下电时序控制模块102的VDDl端相连并输出电能，通过电阻R4给电容C2充电，电容C2的电压不断升高，当电容C2上的电压达到第2电源模块202的开启电压时，第2电源模块202打开，通过其VDD2端输出电能至第3上下电时序控制模块103的VDD2端，此时第3电源模块203因为第3上下电时序控制模块103和第3电源模块203的连接端EN_VDD3才刚上电，为低电平，使得第3电源模块203仍然处于关断状态，所以第I电源模块201上电之后第2电源模块202最先上电。第2电源模块
202相对于第I电源模块201的上电延迟时间T2_Delay可通过改变电阻R4的阻值和电容C2的容量进行随意调整。延迟时间T2_Delay的计算公式如下:
[0061 ] T2_Delay = R4*C2*Ln[VDDl/(VDDl-Vth)]
[0062](上式中，Vth为第2电源模块的开启电压)
[0063]同理第2电源模块202的VDD2端和第3上下电时序控制模块103的VDD2端相连，并输出电能，通过电阻R6给电容C3充电，电容C