专利名称：一种帧缓冲存储控制装置和图像数据传输系统以及方法
技术领域：
本发明涉及图像处理技术，尤指一种帧缓冲存储控制装置和图像数据传输系统以及方法。
背景技术：
在整个图像系统中，帧缓冲存储控制装置用于保存图像数据，并根据系统的中央处理器(CPU)指令将图像数据传输到图像处理装置进行图像的后续处理。所述图像处理是指对图像数据进行编码、解码或运动估计等运算，本申请中将专门用于图像处理运算的硬件设备称为图像处理装置。
图1显示的是现有帧缓冲存储控制装置，该装置包括控制逻辑单元101，用于从寄存器单元获取数据、地址以及控制信息，并生成控制指令对总线接口102、寄存器单元103以及存储控制单元104进行控制。
总线接口102，用于将寄存器单元103或存储控制单元104中的数据输出到系统总线，并将从系统总线接收到的数据保存到寄存器单元103。
寄存器单元103，包括数据寄存器、地址寄存器和控制寄存器，用于保存数据、地址以及控制信息，并输入/输出上述信息到总线接口102。
存储控制单元104，用于根据控制逻辑单元101的控制指令从存储单元105取出图像数据发送到总线接口102。
存储单元105，保存用于进行图像处理的图像数据。由于图像处理装置以宏块为单位对图像数据进行运动估计、编码以及解码等图像处理操作，所以存储单元105将每帧图像数据划分成宏块保存，每个宏块数据保存在存储单元105中的连续区域。
基于图1所示的装置，现有的图像数据传输系统如图2所示，包括中央处理器(CPU)201、系统总线202、帧缓冲存储控制装置203以及图像处理装置204。所述中央处理器201、帧缓冲存储控制装置203和图像处理装置204都具有总线接口，用于与系统总线202连接，以便通过系统总线202收/发数据。
在图2所示的图像数据传输系统中，将图像数据从帧缓冲存储控制装置203传输到图像处理装置204的方法如图3所示，包括以下步骤步骤301、图像处理装置204向CPU发出图像数据传输请求，CPU接收到请求后，通过系统总线202将图像数据的基址和数据长度发送到帧缓冲存储控制装置203，帧缓冲存储控制装置203将接收到的基址和数据长度保存在自身的寄存器单元103中。
所述基址指的是图像数据保存的起始地址。另外，由于图像数据一般以二进制格式保存，所述数据长度是指待传输图像数据的总字节数。
步骤302、帧缓冲存储控制装置203中的控制逻辑单元101从寄存器单元103获得图像数据的基址，向存储控制单元104发出取数据的控制指令，存储控制单元104根据控制指令从存储单元105的基址处顺序取出数据长度个图像数据发送到总线接口102。
步骤303、帧缓冲存储控制装置203中的总线接口102通过系统总线202将图像数据传输到图像处理装置204。
在上述图像数据传输系统以及方法中，由于所使用的帧缓冲存储控制装置只有总线接口能与外界设备进行数据交互，故图像数据只能通过系统总线传输到图像处理装置。但是，因为系统总线要供图像系统中许多硬件设备共用，故帧缓冲存储控制装置与图像处理装置之间的图像数据传输必须与其它数据传输共享系统总线带宽，而图像数据传输量一般较大，这种图像数据传输方法必将增加系统总线的拥挤程度，提高系统控制的复杂度，降低整个系统的工作效率。
发明内容
有鉴于此，本发明的主要目的在于提供一种帧缓冲存储控制装置，能使帧缓冲存储控制装置直接向图像处理装置传输图像数据，从而缓解系统总线的负担。
本发明的又一目的在于提供一种图像数据传输系统，能实现在帧缓冲存储控制装置和图像处理装置间直接进行图像数据传输，从而提高系统的工作效率。
本发明的再一目的在于提供一种图像数据传输方法，使图像数据不经过系统总线，直接从帧缓冲存储控制装置传输到图像处理装置，降低系统控制和实现的复杂度。
为达到上述目的，本发明的技术方案具体是这样实现的一种帧缓冲存储控制装置，包括控制逻辑单元、总线接口、寄存器单元、存储控制单元以及存储单元；其特征在于，该装置还包括专用接口，用于根据控制逻辑单元发出的指令将存储控制单元发送的图像数据输出。
进一步地，所述专用接口包括控制状态机，用于接收控制逻辑单元发出的指令，并控制内部缓冲模块和接口组合逻辑模块；内部缓冲模块，用于暂存存储控制单元发来的图像数据并将图像数据输出到接口组合逻辑模块，或接收接口组合逻辑模块输入的数据发送到存储控制单元；接口组合逻辑模块，用于接收/发送通过不同数据线输入/输出的数据，写入/读出内部缓冲模块。
较佳地，所述数据线包括读请求信号线、读信号线、读数据线、写请求信号线、写信号线以及写数据线。
较佳地，所述数据线包括读请求信号线、读信号线以及读数据线。
一种图像数据传输系统，包括中央处理器、系统总线、帧缓冲存储控制装置以及图像处理装置，所述帧缓冲存储控制装置和图像处理装置通过总线接口与中央处理器相连，其特征在于，所述帧缓冲存储控制装置和图像处理装置之间设置有用于传图像数据的专用接口。
进一步地，所述专用接口包括控制状态机，用于控制内部缓冲模块和接口组合逻辑模块；接口组合逻辑模块，用于接收/发送通过不同数据线输入/输出的数据，写入/读出内部缓冲模块；内部缓冲模块，用于暂存图像数据，并根据控制状态机发来的控制信号从接口组合逻辑模块写入/读出图像数据。
较佳地，所述数据线包括读请求信号线、读信号线、读数据线、写请求信号线、写信号线以及写数据线。
较佳地，所述数据线包括读请求信号线、读信号线以及读数据线。
一种图像数据传输方法，在帧缓冲存储控制装置和图像处理装置之间设置专门用于传图像数据的专用接口，其特征在于，该方法包括以下步骤a、图像处理装置将待传输图像信息发送到帧缓冲存储控制装置；b、帧缓冲存储控制装置根据待传输图像信息获取待传输图像数据的地址，从相应地址处取出自身保存的图像数据，通过专用接口发送到图像处理装置。
进一步地，步骤a所述发送待传输图像信息的方法为图像处理装置通过系统总线或通过专用接口发送待传输图像信息。
进一步地，所述待传输图像信息包括宏块行数目、宏块列数目以及待传输宏块编码号；步骤b所述根据待传输图像信息取出待传输图像数据的方法为b11、帧缓冲存储控制装置根据宏块行数目、宏块列数目以及待传输宏块编码号之积计算出所述待传输宏块保存在帧缓冲存储控制装置中的基址；b12、帧缓冲存储控制装置从待传输宏块的基址处顺序取出宏块行数目乘以宏块列数目大小的图像数据发送到专用接口。
进一步地，所述待传输图像信息还包括帧图像行数目、帧图像列数目以及待传输宏块帧号；步骤b所述根据待传输图像信息取出待传输图像数据的方法为b21、帧缓冲存储控制装置根据宏块行数目、宏块列数目以及待传输宏块编码号之积与帧图像行数目、帧图像列数目以及待传输宏块帧号之积的和计算出所述待传输宏块保存在帧缓冲存储控制装置中的基址；b22、帧缓冲存储控制装置从待传输宏块的基址处顺序取出宏块行数目乘以宏块列数目大小的图像数据发送到专用接口。
由上述技术方案可见，本发明的这种帧缓冲存储控制装置设置专用接口，并通过专用接口与图像处理装置直接相连，用于传输图像数据，从而避免由于大数据量传输而长时间占用系统总线，较大地缓解系统总线负担，也提高了图像数据传输的速度。
同时，本发明的这种图像数据传输系统和方法在帧缓冲存储控制装置和图像处理装置之间设置图像数据传输的专用通道，从而提高图像数据传输的工作效率，降低系统控制和实现的复杂度。
图1为现有技术中帧缓冲存储控制装置的组成结构图；图2为现有技术中图像数据传输系统的结构图；图3为现有技术中图像数据传输方法的流程图；图4为本发明中帧缓冲存储控制装置的组成结构图；图5为本发明中图像数据传输系统的结构图；图6为本发明的图像数据传输系统中一种专用接口连接的示意图；图7为本发明一个较佳实施例中帧图像划分成宏块后的宏块编码示意图；图8为本发明中图像数据传输方法的流程图。
具体实施例方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
图4为本发明中帧缓冲存储控制装置的组成结构图，该装置包括以下单元控制逻辑单元401、总线接口402、寄存器单元403、存储控制单元404、存储单元405以及专用接口406。所述专用接口根据控制逻辑单元401发出的控制指令将存储控制单元404发送的图像数据输出。
该专用接口406包括控制状态机4061，用于接收控制逻辑单元401发出的指令，并负责控制整个专用接口的工作。
内部缓冲模块4062，用于暂存存储控制单元404发来的图像数据，根据控制状态机4061的控制信号输出图像数据到接口组合逻辑模块4063，或接收从接口组合逻辑模块4063输入的数据发送至存储控制单元404。
接口组合逻辑模块4063，用于将接收到的图像数据发送到相应的数据线输出，或从数据线接收外部数据保存到内部缓冲模块4062。
本发明中，帧缓冲存储控制装置共设置有两个外部接口，分别是总线接口402和专用接口406。在实际应用中，帧缓冲存储控制装置与某些硬件设备比如直接存储访问控制装置(DMAC)或液晶显示控制装置等的数据交互，以及接收/响应CPU对自身的配置指令等操作仍然通过总线接口进行；专用接口406专门用于与图像处理装置进行图像数据传输。上述过程由控制逻辑单元401完成，控制逻辑单元401能够识别接收到的指令类型，并根据指令类型做出不同响应。如果需要执行图像数据传输，控制逻辑单元401根据硬件逻辑的设计从存储单元405取出数据送至专用接口406输出。
基于图4所示的装置，本发明的图像数据传输系统如图5所示，包括中央处理器501、系统总线502、帧缓冲存储控制装置503以及图像处理装置504。
所述中央处理器501、帧缓冲存储控制装置503和图像处理装置504都具有总线接口，用于与系统总线502连接，以便相互之间能通过系统总线502传输数据。
所述帧缓冲存储控制装置503和图像处理装置504都具有专用接口，并通过专用接口相互连接，用于传输图像数据。所述专用接口包括控制状态机、接口组合逻辑模块和内部缓冲模块。其中，控制状态机用于控制内部缓冲模块和接口组合逻辑模块的工作；接口组合逻辑模块，用于接收/发送通过不同数据线输入/输出的数据，写入/读出内部缓冲模块；内部缓冲模块，用于暂存图像数据，并根据控制状态机发来的控制信号从接口组合逻辑模块写入/读出图像数据。
图6为帧缓冲存储控制装置503和图像处理装置504之间专用接口的一种连接示意图。由接口组合逻辑模块引出的连接数据线包括读请求信号线rd_req，用于图像处理装置向帧缓冲存储控制装置发起读数据请求；读信号线rd，用于帧缓冲存储控制装置在数据发送结束后，发送信号通知图像处理装置；读数据线rd_data，用于发送帧缓冲存储控制装置中的数据到图像处理装置。其中，读请求信号线rd_req和读信号线rd配合使用，实现帧缓冲存储控制装置输出数据到图像处理装置的握手。
以及写请求信号线wr_req，用于帧缓冲存储控制装置向图像处理装置发出写数据请求；写信号线wr，用于图像处理装置在数据发送结束后，回复结束信号给帧缓冲存储控制装置；写数据线wr_data，用于发送图像处理装置向帧缓冲存储控制装置发出的数据。其中，写请求信号线wr_req和写信号线wr配合使用，实现图像处理装置向帧缓冲存储控制装置输入数据的握手。
所述读数据线rd_data和写数据线wr_data采用能支持图像数据传输的数据线，比如8位、32位或更高位数的数据线。
实际应用中，由于帧缓冲存储控制装置用于保存并输出图像数据，故所述专用接口中接口组合逻辑模块的连接数据线可以仅包括图像处理装置向帧缓冲存储控制装置发出的读请求信号线rd_req、帧缓冲存储控制装置回复图像处理装置的读信号线rd和帧缓冲存储控制装置向图像处理装置发出的读数据线rd_data。
以上描述中，所述读/写是相对帧缓冲存储控制装置而言，由图像处理装置输入数据到帧缓冲存储控制装置使用写数据线wr_data，即图像处理装置将数据写到帧缓冲存储控制装置中；由帧缓冲存储控制装置发出数据到图像处理装置使用读数据线rd_data，即图像处理装置从帧缓冲存储控制装置中读出数据。
下面以图7所示的将单帧图像划分成宏块后的宏块编码示意图为例，具体说明在图5所示的图像数据传输系统中进行图像数据传输的方法。
图7中的帧图像共划分为99个宏块，所有宏块按行编码为宏块0、宏块1、...宏块98，并按照编码的顺序保存在存储单元405中，帧缓冲存储控制装置预先保存编码号与存储单元中宏块基址的对应关系，以便根据编码号直接获取宏块数据，实现编码号寻址。帧图像中的所有宏块也可以按列编码保存，此处不再赘述。
图8显示的是图像数据传输方法的过程，结合图4、图5，该方法具体包括以下步骤步骤801、图像处理装置504发出图像数据传输请求，并通过系统总线502将待传输图像信息发送到帧缓冲存储控制装置503。
该步骤中，图像处理装置504将待传输图像信息发送到帧缓冲存储控制装置503的总线接口402，总线接口402将待传输图像信息通过寄存器单元403送至控制逻辑单元401。
如果图像处理装置是对静态图像进行数据处理，且存储单元中仅保存一帧图像，所述待传输图像信息包括宏块包含的行数目m1和列数目m2、以及待传输宏块的编码号i。
如果图像处理装置是对动态图像进行数据处理，且存储单元中保存至少两帧图像。以运动估计为例，存储单元保存当前帧和参考帧这两帧图像，并按照时间顺序将参考帧图像保存在先，帧号设置为0；当前帧图像保存在后，帧号设置为1，所述待传输图像信息包括帧图像包含的行数目f1和列数目f2、宏块包含的行数目m1和列数目m2、以及待传输宏块的编码号i和帧号j。
图像处理装置504也可以通过写数据线wr_data将待传输图像信息发送到帧缓冲存储控制装置的专用接口406，专用接口406接收到待传输图像信息后，将其通过存储控制单元404送至控制逻辑单元401。
步骤802、帧缓冲存储控制装置503根据待传输图像信息获取待传输图像数据的地址，从相应地址处取出自身保存的图像数据，并通过专用接口406将待传输图像数据发送到图像处理装置504。该步骤具体执行如下1、帧缓冲存储控制装置中的控制逻辑单元401根据待传输图像信息以及预先保存的编码号与宏块基址的对应关系计算出待传输图像在存储单元405的基址。
所述预先保存的编码号与宏块基址的对应关系与存储单元中所保存的数据内容相关。以图7所示的帧图像为例，如果存储单元中仅保存一帧图像，假设存储单元的首地址为1，则帧缓冲存储控制装置根据公式(1)计算出编码号为i的待传输宏块基址base_i，i取0～98之间的任一个整数。
base_i＝m1×m2×i+1(1)如果存储单元中保存N帧图像，N为大于等于2的整数，帧缓冲存储控制装置根据公式(2)计算出编码号为i、帧号为j的待传输宏块基址base_ij，i取0～98之间的任一个整数，j取0～N-1之间的任一个整数。
base_ij＝m1×m2×i+f1×f2×j+1 (2)2、控制逻辑单元401向存储控制单元404发出控制指令，存储控制单元404从存储单元405的基址位置顺序取出宏块大小的数据发送到专用接口406，并通过专用接口406将上述数据发送到图像处理装置。
由上述的实施例可见，本发明的这种帧缓冲存储控制装置设置专用接口，通过专用接口与图像处理装置直接相连，用于传输图像数据，从而缓解系统总线负担。另外，本发明的这种图像数据传输系统和方法在帧缓冲存储控制装置和图像处理装置之间设置图像数据传输的专用通道，从而提高图像数据传输的工作效率。
权利要求
1.一种帧缓冲存储控制装置，包括控制逻辑单元、总线接口、寄存器单元、存储控制单元以及存储单元；其特征在于，该装置还包括专用接口，用于根据控制逻辑单元发出的指令将存储控制单元发送的图像数据输出。
2.根据权利要求1所述的装置，其特征在于，所述专用接口包括控制状态机，用于接收控制逻辑单元发出的指令，并控制内部缓冲模块和接口组合逻辑模块；内部缓冲模块，用于暂存存储控制单元发来的图像数据并将图像数据输出到接口组合逻辑模块，或接收接口组合逻辑模块输入的数据发送到存储控制单元；接口组合逻辑模块，用于接收/发送通过不同数据线输入/输出的数据，写入/读出内部缓冲模块。
3.根据权利要求2所述的装置，其特征在于，所述数据线包括读请求信号线、读信号线、读数据线、写请求信号线、写信号线以及写数据线。
4.根据权利要求2所述的装置，其特征在于，所述数据线包括读请求信号线、读信号线以及读数据线。
5.一种图像数据传输系统，包括中央处理器、系统总线、帧缓冲存储控制装置以及图像处理装置，所述帧缓冲存储控制装置和图像处理装置通过总线接口与中央处理器相连，其特征在于，所述帧缓冲存储控制装置和图像处理装置之间设置有用于传图像数据的专用接口。
6.根据权利要求5所述的系统，其特征在于，所述专用接口包括控制状态机，用于控制内部缓冲模块和接口组合逻辑模块；接口组合逻辑模块，用于接收/发送通过不同数据线输入/输出的数据，写入/读出内部缓冲模块；内部缓冲模块，用于暂存图像数据，并根据控制状态机发来的控制信号从接口组合逻辑模块写入/读出图像数据。
7.根据权利要求6所述的系统，其特征在于，所述数据线包括读请求信号线、读信号线、读数据线、写请求信号线、写信号线以及写数据线。
8.根据权利要求6所述的系统，其特征在于，所述数据线包括读请求信号线、读信号线以及读数据线。
9.一种图像数据传输方法，在帧缓冲存储控制装置和图像处理装置之间设置专门用于传图像数据的专用接口，其特征在于，该方法包括以下步骤a、图像处理装置将待传输图像信息发送到帧缓冲存储控制装置；b、帧缓冲存储控制装置根据待传输图像信息获取待传输图像数据的地址，从相应地址处取出自身保存的图像数据，通过专用接口发送到图像处理装置。
10.根据权利要求9所述的方法，其特征在于，步骤a所述发送待传输图像信息的方法为图像处理装置通过系统总线或通过专用接口发送待传输图像信息。
11.根据权利要求9所述的方法，其特征在于，所述待传输图像信息包括宏块行数目、宏块列数目以及待传输宏块编码号；步骤b所述根据待传输图像信息取出待传输图像数据的方法为b11、帧缓冲存储控制装置根据宏块行数目、宏块列数目以及待传输宏块编码号之积计算出所述待传输宏块保存在帧缓冲存储控制装置中的基址；b12、帧缓冲存储控制装置从待传输宏块的基址处顺序取出宏块行数目乘以宏块列数目大小的图像数据发送到专用接口。
12.根据权利要求11所述的方法，其特征在于，所述待传输图像信息还包括帧图像行数目、帧图像列数目以及待传输宏块帧号；步骤b所述根据待传输图像信息取出待传输图像数据的方法为b21、帧缓冲存储控制装置根据宏块行数目、宏块列数目以及待传输宏块编码号之积与帧图像行数目、帧图像列数目以及待传输宏块帧号之积的和计算出所述待传输宏块保存在帧缓冲存储控制装置中的基址；b22、帧缓冲存储控制装置从待传输宏块的基址处顺序取出宏块行数目乘以宏块列数目大小的图像数据发送到专用接口。
全文摘要
本发明公开了一种帧缓冲存储控制装置。该装置包括控制逻辑单元、总线接口、寄存器单元、存储控制单元以及存储单元；还包括专用接口，用于根据控制逻辑单元发出的指令将存储控制单元发送的图像数据输出。本发明还公开了一种图像数据传输方法和系统，所述方法包括设置专门用于传输图像数据的专用接口，图像处理装置将待传输图像信息发送到帧缓冲存储控制装置；帧缓冲存储控制装置根据待传输图像信息获取待传输图像数据的地址，从相应地址处取出自身保存的图像数据，通过专用接口发送到图像处理装置。本发明的这种装置、方法以及系统通过专用接口传输图像数据，较大地缓解系统总线负担，提高图像数据传输速度。
文档编号G06F3/14GK1700167SQ20051007961
公开日2005年11月23日 申请日期2005年6月23日 优先权日2005年6月23日
发明者白锋 申请人:北京中星微电子有限公司