专利名称：利用通用微处理器实现同步通信数据收发的装置的制作方法
专利说明
一、技术领域本实用新型涉及计算机通信的接口装置，特别是用微处理器作成的同步串行通信接口装置。
二背景技术：
一方面，随着计算机网络通信技术的快速发展，同步串行通信应用越来越少，主要集中在一些专业领域，这直接导致同步串行通信专用接口芯片越来越难买；而且，即便还有同步串行通信专用接口卡货架产品，也不能处理非标准(非HDLC和IBM双同步)同步串行通信规程的数据收发。另一方面，通用微处理器(单片机、DSP等)功能越来越强，价格越来越低；与同步串行通信专用接口芯片相比，更容易购买，费用更便宜。
因此，可用通用微处理器替代同步串行通信专用接口芯片，来完成同步串行通信的功能，并可实现非标准同步串行通信规程数据的收发。
三、实用新型内容本实用新型的目的是提供一种利用通用微处理器实现同步通信数据收发的装置，以替代同步串行通信专用接口芯片，从而实现同步通信数据收发的实用装置。
实现本实用新型的目的的技术方案是一种利用通用微处理器实现同步通信数据收发的装置，其特征在于，主要由一个微处理器和一个D触发器组成；同步通信的所有联络、控制信号输入至微处理器的并行I/O口，同步数据输入RxD经微处理器的1位I/O输入，同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端，并在下一个时钟周期由D触发器的Q端与微处理器内部的定时器时钟同步输出；微处理器的输出时钟送至D触发器的CP端、作为CP时钟源；还具有电平转换电路上述所有输入和输出信号均分别经电平转换电路完成从RS-232电平到TTL电平和从TTL电平到RS-233电平的转换。
还具有外部同步时钟源以及一个2选1电路；微处理器的输出时钟或外部同步时钟源的输出时钟通过2选1电路择一地送至D触发器的CP端、作为CP时钟源。
该技术方案的原理是同步通信的所有联络、控制信号用通用微处理器的并行输入/输出口完成；同步通信数据输入采取中断方式，即根据同步通信时钟，采取外部中断方式，通过软件根据相应通信规程进行数据的接收、处理；同步通信数据输出既可采取定时中断输出方式，也可采取外部提供同步时钟源方式。
需要说明的是，不管同步通信数据输出采取定时中断输出方式或是采取外部提供同步时钟源方式，都要保证同步输出时钟TxC和同步输出数据TxD的同步。为此，本装置利用D触发器预置输出数据位的办法，实现了时钟和数据的同步，详见后面描述。
本新型的有益效果是可用通用微处理器替代同步串行通信专用接口芯片，来完成同步串行通信的功能，并可实现非标准同步串行通信规程数据的收发。
四
图1是利用通用微处理器实现同步通信数据收发的装置的原理图；图2是图1所示2选1电路的一个实施例的电路图；图3是图1所示装置的电路图。
五具体实施方式
图1示出，本实用新型主要由一个微处理器，一个口触发器和一个2选1电路组成；同步通住的所有联络、控制信号输入至微处理器的并行I/O口，同步数据输入RxD经微处理器的1位I/O输入，同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端，并在下一个时钟周期由D触发器的Q端与时钟同步输出；上述时钟是微处理器内部的定时器时钟和外部同步时钟源；微处理器的输出时钟或外部同步时钟源的输出时钟通过2选1电路择一地送至D触发器的CP端，作为CP时钟源；还具有电平转换电路上述所有输入和输出信号均经电平转换电路完成从RS-232电平到TTL电平和从TTL电平到RS-233电平的转换。
可以在上述方案基础上取消外部同步时钟源以及2选1电路(即微处理器的输出时钟直接送至D触发器的CP端)而组成另一简化方案。
有关上述电路，说明如下1.同步数据输入以同步时钟输入RxC作为微处理器的外部中断请求信号，同步数据输入RxD作为微处理器的1位I/O输入。在中断服务程序中，读入该位I/O输入，即同步数据输入RxD，并按HDLC或IBM双同步标准通信规程进行数据处理，是否CRC效验在初始化时确定。
2.同步数据输出同步数据输出TxD由微处理器准备好后，通过微处理器的1位I/O输出给D触发器，由微处理器内部定时器产生的时钟或外部提供的时钟源作为同步时钟TxC一起，将时钟和微处理器上一次通过1位I/O输出给D触发器的数据，即D触发器的Q端数据同步输出。
需要说明的是，每次微处理器的1位I/O输出给D触发器的数据，均在本次时钟周期内送到D触发器的D端，在下一个时钟周期送到D触发器的Q端与时钟同步输出。
下面就定时器时钟和外部时钟源进行说明。
(1)定时器时钟定时器时钟由微处理器根据同步通信波特率对应的时间周期，通过内部定时器产生定时中断，并在定时器中断服务程序中，通过微处理器的1位I/O输出时钟TxC，同时将该时钟送给2选1电路作为D触发器的CP时钟源之一。
由于定时器时钟是通过内部定时器产生定时中断的方式获得，并通过微处理器的1位I/O输出，因此时钟存在一定误差，但通常波特率19.2Kbps以内相对较小。对于需要较高精度的应用场合，可采用外部时钟源方式。
(2)外部时钟源外部时钟源指通过有源晶振之类的时钟源，根据同步通信波特率对应的时间周期，通过控制分频电路来提供同步输出时钟TxC，同时也将该时钟送给2选1电路作为D触发器的CP时钟源之一。
(3)2选1电路2选1电路实现方式较多，最简单的就是用1片74LS00即可实现，如图2所示。
微处理器的1位I/O输出作为2选1电路的控制信号。当控制信号为‘1’时，选择定时器时钟作为同步通信时钟TxC输出；当控制信号为‘0’时，选择外部时钟源作为同步通信时钟TxC输出。
3.控制联络信号控制联络信号比较简单，全部用微处理器的位I/O来实现。
实施例下面以ATMEL公司的AT90S8515单片机为例，说明利用通用微处理器实现同步通信数据收发的具体实施方式
，如图3所示(若采用其它单片机、DSP微处理器，实施方式完全相同)，2选1电路由四个与非门74LS00-1、74LS00-2、74LS00-3、74LS00-4组成；74LS00-3和74LS00-2的输出信号分别接至74LS00-4的输入端，74LS00-4的输出信号送至D触发器的CP端，74LS00-2的一个输入端接入外部时钟源的信号，另一输入端连接74LS00-1的输出端，74LS00-1一个输入端和74LS00-3的一个输入端接入微处理器的输出控制信号，74LS00-3的另一输入端接入微处理器输出时钟信号。
所述微处理器采用单片机AT90S8515；所述电平转换电路采用电平转换集成电路；该电路结构如下MAX202-1输入端接入同步数据输入RxD，输出端接单片机的PBO脚，同步时钟输入RxC作为单片机的输入时钟，经MAX202-2输入至单片机的PD2脚，单片机的PB3脚接D触发器的D端、PB2脚接74LS00-3的另一输入端、PB1脚接至74LS00-3和74LS00-1的一个输入端、PB2脚对外输出同步时钟输出TxC信号，外部时钟源的信号经MAX202-3输入至74LS00-2的一个输入端，D触发器Q端的输出信号经MAX202-5对外输出。
1、同步数据输入同步时钟输入RxC经电平转换集成电路MAX202-2，将同步时钟输入RxC从RS-232C电平转换为TTL电平，作为AT90S8515单片机外部中断0的中断请求信号输入到PD2(INT0)引脚，并在同步时钟输入RxC的上升沿请求中断。
同样，同步数据输入RxD经电平转换集成电路MAX202-1，将同步时钟输入RxD从RS-232C电平转换为TTL电平，作为AT90S8515单片机PB0引脚的位输入，并在中断服务程序中读入该位数据。
2、同步数据输出同步数据输出TxD由AT90S8515单片机准备好后，通过单片机的PB3引脚，输出给D触发器，由微处理器内部定时器产生的时钟或外部提供的时钟源作为同步时钟TxC一起，将时钟和微处理器上一次通过PB3引脚输出给D触发器的数据，即D触发器的Q端数据同步输出给电平转换集成电路MAX202-5，将同步数据输出TxD从TTL电平转换为RS-232C电平输出。
如果采用定时器时钟方式，则可用AT90S8515单片机的16位定时器T1产生同步通信波特率对应的时间周期的定时中断，并在定时中断服务程序中，通过单片机的PB2引脚输出时钟TxC，经电平转换集成电路MAX202-4，将同步时钟输出TxC从TIL电平转换为RS-232C电平输出。同时将PB2引脚的输出时钟TxC送给2选1电路的与非门74LS00-3作为D触发器的CP时钟源之一。
2选1电路的控制信号用AT90S8515单片机的PB1引脚来进行控制。PB1为‘1’时，经与非门74LS00-1反相为‘0’后作为与非门74LS00-2的1个输入，屏蔽掉外部同步时钟源，使与非门74LS00-2的输出始终为‘1’；同时开通与非门74LS00-3选择定时器时钟作为同步通信时钟TxC输出，并经与非门74LS00-4再次反相后送D触发器，作为CP时钟源。
PB1为‘0’时，作为与非门74LS00-3的1个输入，屏蔽掉定时器时钟源，使与非门74LS00-3的输出始终为‘1’；同时经与非门74LS00-1反相为‘1’后作为与非门74LS00-2的1个输入，开通与非门74LS00-2，使外部同步时钟源正常通过与非门74LS00-2输出给与非门74LS00-4，并经与非门74LS00-4再次反相后送D触发器，作为CP时钟源。
权利要求1.一种利用通用微处理器实现同步通信数据收发的装置，其特征在于，主要由一个微处理器和一个D触发器组成；同步通信的所有联络、控制信号输入至微处理器的并行I/O口，同步数据输入RxD经微处理器的1位I/O输入，同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端，并在下一个时钟周期由D触发器的Q端与微处理器内部的定时器时钟同步输出；微处理器的输出时钟送至D触发器的CP端、作为CP时钟源；还具有电平转换电路上述所有输入和输出信号均分别经电平转换电路完成从RS-232电平到TTL电平和从TTL电平到RS-233电平的转换。
2.根据权利要求1所述的装置，其特征在于，还具有外部同步时钟源以及一个2选1电路；微处理器的输出时钟或外部同步时钟源的输出时钟通过2选1电路择一地送至D触发器的CP端、作为CP时钟源。
3.根据权利要求2所述的装置，其特征在于，所述2选1电路由四个与非门74LS00-1、74LS00-2、74LS00-3、74LS00-4组成；74LS00-3和74LS00-2的输出信号分别接至74LS00-4的输入端，74LS00-4的输出信号送至D触发器的CP端，74LS00-2的一个输入端接入外部时钟源的信号，另一输入端连接74LS00-1的输出端，74LS00-1一个输入端和74LS00-3的一个输入端接入微处理器的输出控制信号，74LS00-3的另一输入端接入微处理器的输出时钟信号。
4.根据权利要求3所述的装置，其特征在于，所述微处理器采用单片机AT90S8515；所述电平转换电路采用电平转换集成块MAX202；该电路结构如下MAX202-1输入端接入同步数据输入RxD，输出端接单片机的PBO脚，同步时钟输入RxC作为单片机的输入时钟，经MAX202-2输入至单片机的PD2脚，单片机的PB3脚接D触发器的D端、PB2脚接74LS00-3的另一输入端、PB1脚接至74LS00-3和74LS00-1的一个输入端、PB2脚对外输出同步时钟输出TxC信号，外部时钟源的信号经MAX202-3输入至74LS00-2的一个输入端，D触发器Q端的输出信号经MAX202-5对外输出。
专利摘要一种利用通用微处理器实现同步通信数据收发的装置，属同步串行通信接口装置。同步通信的联络、控制信号输入至微处理器，同步数据输入RxD经微处理器的1位I/O输入，同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端，并在下一个时钟周期由其Q端与微处理器内部时钟同步输出；微处理器的输出时钟送至D触发器的CP端、作为CP时钟源；上述所有输入和输出信号均分别经电平转换电路完成从RS－232电平到TTL电平和从TTL电平到RS－233电平的转换。本实用新型使用通用微处理器替代同步串行通信芯片，完成同步串行通信功能，实现非标准同步串行通信数据的收发。
文档编号G06F13/40GK2849835SQ20052003647
公开日2006年12月20日 申请日期2005年12月13日 优先权日2005年12月13日
发明者刘正熙, 黄戈, 李新胜 申请人:四川川大智胜软件股份有限公司, 四川大学