专利名称：模拟多个存储装置的测试装置及其测试方法
技术领域：
本发明涉及一种测试装置，且特别涉及一种模拟多个存储装置的测试装置及其测
试方法。
背景技术：
在计算机装置的主机板生产过程中，为测试主机板的串行存储接口 (Serial Advanced Technology Attachment, SATA)硬盘连接器功能是否正常，会使用诸多设备及耗 材对主机板的SATA硬盘连接器进行测试。 如图1所示，主机板101设置有四个SATA硬盘连接器102a 102d。在测试SATA 硬盘连接器102a 102d时，需要连接4个SATA硬盘103a 103d至主机板101的SATA 硬盘连接器102a 102d。 当然，主机板101还连接有测试时必要的元件，比如CPU、内存、硬盘等运行测试程 序必需的元件。 然而，目前的测试方法有诸多缺点。例如(1)在测试时，SATA硬盘的连接器因频 繁插拔磨损而容易损坏，进而必须更换新的SATA硬盘，如此将大幅提高测试成本。(2)在搬 移及插拔过程中，SATA硬盘因碰撞而容易导致硬盘损坏。(3) SATA物理硬盘为磁介质，若突 然断电或处在强磁场中易造成磁道损坏，而不易修复。(4)在测试时，主机板有多少个SATA 连接器，就需要用多少个物理硬盘，而每一个物理硬盘都会占用一定的空间，因此若主机板 有多个SATA连接器，则会使得测试时需要较大的空间来进行，且需购买多个SATA硬盘，进 而提高测试成本。
发明内容
本发明提供一种模拟多个存储装置的测试装置及其测试方法，能够解决上述问 题。 本发明提供一种模拟多个存储装置的测试装置，用以测试计算机装置的多个第一 存储装置连接器，计算机装置通过上述这些第一存储装置连接器发出多个第一存取指令至 测试装置，以模拟对上述这些存储装置的多个存取区段执行一存取操作。测试装置包括多 个第二存储装置连接器、控制单元以及测试存取区段。多个第二存储装置连接器用以耦接 上述这些第一存储装置连接器，且接收上述这些第一存取指令。控制单元分别耦接上述这 些第二存储装置连接器。测试存取区段耦接控制单元，且用以模拟上述这些存取区段，使得 控制单元响应上述这些第一存取指令，并对测试存取区段执行上述这些第一存取指令的存 取操作。 本发明也提供一种测试方法，用以测试计算机装置的多个第一存储装置连接器， 计算机装置通过上述这些第一存储装置连接器发出多个第一存取指令，以模拟对上述这些 存储装置的多个存取区段执行一存取操作。测试方法包括接收上述这些第一存取指令； 以及响应上述这些第一存取指令，以对一用以模拟上述这些存取区段的测试存取区段执行上述这些第一存取指令的存取操作。 本发明有益效果为采用内存来提供一存取区段，内存相对于硬盘有读写速度快 的特点，因此本发明的测试速度快。此外，内存相较于硬盘，其体积小、抗振性佳、不易损坏， 故可降低生产测试成本。 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例， 并配合附图，作详细说明如下。
图1所示为现有技术的测试装置示意图。 图2所示为本发明优选实施例的测试装置的示意图。 图3所示为本发明优选实施例的测试方法的流程图。
具体实施例方式
图2所示为本发明优选实施例的测试装置的示意图。 本实施例所提供的测试装置200用以测试计算机装置300的主机板301的多个 第一存储装置连接器302a、302b。理论上，在测试时，多个第一存储装置连接器302a、302b 应与多个相对应的存储装置相连接。在本实施例中，存储装置是硬盘，优选地，存储装置为 SATA硬盘，但本发明并不以此为限制。在本实施例中，上述第一存储装置连接器302a、302b 为SATA硬盘连接器，适于连接SATA硬盘。主机板301所发出的SATA信号可经由SATA硬 盘连接器传送至与SATA硬盘连接器连接的SATA硬盘。 在本实施例中，待测试的主机板301上除了设置有第一存储装置连接器302a、 302b之外，主机板301设置了中央处理单元(CPU)、内存、显卡等进行运行测试所需要的元 件，此外，主机板301还连接了电源供应器、显示器以及硬盘，其中前述硬盘存储有测试程 序，以控制计算机装置300发出存取指令与搭配测试装置200来判断第一存储装置连接器 302a、302b是否良好。在其它实施例中，测试程序也可存储在主机板301上的内存中，本发 明并不对此加以限制。 在本实施例中，上述多个第一存储装置连接器302a、302b与本实施例所提供的测 试装置200相连接，测试装置200在此用以模拟多个存储装置，使得计算机装置300依然认 为自己发出多个第一存取指令能通过第一存储装置连接器302a、302b送至至多个存储装 置，以对多个存储装置的多个存取区段来进行存取操作，但事实上，计算机装置300发出的 多个第一存取指令是通过第一存储装置连接器302a、302b送至测试装置200，以模拟对该 些存储装置的多个存取区段执行存取操作。 在本实施例中，第一存取指令包括多个写入指令或多个读取指令，也即，第一存取 指令可为写入指令也可为读取指令。在本实施例中，上述的存取操作可为写入操作，也可为 读取操作。 另外，每一个存取指令可以是对一个特定物理存储装置(例如硬盘)的一个存取 区段(sector)或多个存取区段进行存取操作，而每一个存取区段具有一相对应的存取地 址，而每一个存取指令中也具有存取地址(包括起始地址与结束地址)，使得存储装置(硬 盘)的控制器能依据上述存取指令的存取地址来对特定存取区段进行存取操作。在本实施例中，为了方便说明，上述第一存取指令的存取地址与特定物理存储装置的存取区段的地 址称之为第一存取地址。 本实施例所提供的测试装置200包括多个第二存储装置连接器201a、201b、接口 转换单元202、控制单元203以及内存204。在本实施例中，控制单元203与内存204整合 在一可编程逻辑门阵列芯片(FPGA) 205中，在其它实施例中，控制单元203与内存204也可 为各别独立元件。此外，第二存储装置连接器201a、201b、接口转换单元202以及可编程逻 辑门阵列芯片205是设置在同一张电路板206上。 上述多个第二存储装置连接器201a、201b用以耦接第一存储装置连接器302a、 302b，且能接收由计算机装置300所发出的一个或多个第一存取指令。第二存储装置连接 器201a、201b与第一存储装置连接器302a、302b之间可以利用连接线(例如SATA连接线 (Cable))来予以耦接。 在本实施例中，第二存储装置连接器201a、201b可分别且同时地连接第一存储装 置连接器302a、302b，以同时检测第一存储装置连接器302a、302b是否良好。在本实施例 中，第二存储装置连接器201a、201b为SATA连接器，在其它实施例中，第二存储装置连接器 201a、201b也可为SAS连接器或其它存储装置的连接器。 接口转换单元202分别耦接第二存储装置连接器201a、201b与控制单元203，控制 单元203则分别耦接接口转换单元202与内存204。在本实施例中，内存204为静态随机存 取存储器(SRAM)，在其它实施例中，内存204也可为非易失性随机存取存储器，但本发明并 不对此加以限制。内存204中具有一测试存取区段2041，且这个测试存取区段2041可用来 模拟至少一个存储装置中的一个或多个存取区段，其中测试存取区段2041具有一第二存 取地址。 上述接口转换单元202用以接收来自于第二存储装置连接器201a、201b的多个第 一存取指令，并用以将多个第一存取指令转换为多个第二存取指令，其中第一存取指令为 串行接口指令(例如为SATA接口指令)，第二存取指令为并行接口指令(例如为ATA接 口指令)。在其它实施例中，接口转换单元202可以包括在控制单元203中，本发明对此并 不加以限制。 控制单元203用以响应计算机装置300所发出的第一存取指令，以模拟对测试存 取区段执行第一存取指令的存取操作。 如上所述，计算机装置300发出的第一存取指令是对特定物理存储装置(例如硬 盘)进行存取操作。上述接口转换单元202虽然将第一存取指令转换为第二存取指令，但 第一存取指令中的第一存取地址仍予以保留。 控制单元203接收接口转换单元202所提供的第二存取指令，且控制单元203映 射第二存取指令中的第一存取地址至测试存取区段2041的第二存取地址，使得计算机装 置300原本要对存储装置的存取区段执行存取操作，改成依据第二存取地址来对测试存取 区段2041执行存取操作。 图3所示为优选实施例的测试方法的流程图。有关图3的说明，敬请一并参照图 2。 在步骤S305中，计算机装置300执行存储于一主要的硬盘中的测试程序，且通过 第一存储装置连接器302a发出第一存取指令至测试装置200。
在步骤S310中，接口转换单元202用以接收来自于第二存储装置连接器201a的 第一存取指令，且将第一存取指令转换为多个格式不同但内容相同的第二存取指令。
在步骤S315中，控制单元203执行第二存取指令，且将第二存取指令中的第一存 取地址映射至第二存取地址，以对测试存取区段2041进行存取操作，例如写入一测试数 据。 在步骤S320中，计算机装置300通过第一存储装置连接器302a再发出一例如为 读取数据的第一存取指令至测试装置200中，以读取先前写入于测试存取区段2041的数 据。计算机装置300在读取到数据之后，计算机装置300会比较所读取的数据与先前所写 入的数据是否一致，若一致，则代表第一存储装置连接器302a良好，若不一致，则代表第一 存储装置连接器302a良好可能有问题。 其它第一存储装置连接器302b的测试与上述做法类似。 综上所述，本发明优选实施例所提供的测试装置根据硬盘的工作原理，使用内存 的一个存取区段的存储空间模拟真实硬盘的所有存储空间，即将硬盘中所有不同地址的存 取区段映射(M即)到上述内存的特定存取区段。如此，计算机装置的存储装置连接器测试 时对不同地址的存取区段的写读比对，实际上是对同一个特定存取区段进行动作。由此，本 发明的测试速度快，且进行测试时所需的空间较小，无需购置过多的硬盘而可降低生产测 试成本。 虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本领域的 普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的 保护范围当视权利要 书所界定的范围为准。
权利要求
一种模拟多个存储装置的测试装置，用以测试计算机装置的多个第一存储装置连接器，上述计算机装置通过上述这些第一存储装置连接器发出多个第一存取指令至上述测试装置，以模拟对上述这些存储装置的多个存取区段执行存取操作，其特征是，上述测试装置包括多个第二存储装置连接器，用以耦接上述这些第一存储装置连接器，且接收上述这些第一存取指令；控制单元，分别耦接上述这些第二存储装置连接器；以及测试存取区段，耦接上述控制单元，且用以模拟上述这些存取区段，使得上述控制单元响应上述这些第一存取指令，并对上述测试存取区段执行上述这些第一存取指令的存取操作。
2. 根据权利要求1所述的测试装置，其特征是，上述这些存取区段分别具有第一存取 地址，上述测试存取区段具有第二存取地址，上述控制单元映射上述这些第一存取指令的 上述第一存取地址至上述第二存取地址，以于上述测试存取区段执行上述这些第一存取指 令的存取操作。
3. 根据权利要求1所述的测试装置，其特征是，上述测试装置还包括接口转换单元，分 别耦接上述这些第二存储装置连接器与上述控制单元，且用以转换上述这些第一存取指令 为多个第二存取指令。
4. 根据权利要求3所述的测试装置，其特征是，上述这些第一存取指令为串行接口指 令，上述这些第二存取指令为并行接口指令。
5. 根据权利要求1所述的测试装置，其特征是，上述这些第一存取指令包括多个写入 指令或多个读取指令。
6. 根据权利要求1所述的测试装置，其特征是，上述测试存取区段与上述控制单元整 合在可编程逻辑门阵列芯片中。
7. —种测试方法，用以测试计算机装置的多个第一存储装置连接器，上述计算机装置 通过上述这些第一存储装置连接器发出多个第一存取指令，以模拟对上述这些存储装置的 多个存取区段执行存取操作，其特征是，上述测试方法包括接收上述这些第一存取指令；以及响应上述这些第一存取指令，以对用以模拟上述这些存取区段的测试存取区段执行上 述这些第一存取指令的存取操作。
8. 根据权利要求7所述的测试方法，其特征是，上述这些存取区段分别具有第一存取 地址，上述测试存取区段具有第二存取地址。
9. 根据权利要求8所述的测试方法，其特征是，于上述响应上述这些第一存取指令，以 对用以模拟上述这些存取区段的测试存取区段执行上述这些第一存取指令的存取操作的 步骤中还包括映射上述这些第一存取指令的上述第一存取地址至上述第二存取地址，以于上述测试 存取区段执行上述这些第一存取指令的存取操作。
10. 根据权利要求7所述的测试方法，其特征是，上述测试方法还包括 转换上述这些第一存取指令为多个第二存取指令，其中上述这些第一存取指令为串行接口指令，上述这些第二存取指令为并行接口指令。
11. 根据权利要求7所述的测试方法，其特征是，上述这些第一存取指令包括多个写入 指令或多个读取指令。
12. 根据权利要求7所述的测试方法，其特征是，上述测试方法还包括 判断写入的数据与读出的数据是否一致，以判断上述这些第一存储装置连接器是否正
全文摘要
本发明提供一种模拟多个存储装置的测试装置及其测试方法，以测试计算机装置的多个第一存储装置连接器，计算机装置通过上述这些第一存储装置连接器发出多个第一存取指令至测试装置，以模拟对上述这些存储装置的多个存取区段执行存取操作。测试装置包括控制单元与测试存取区段。控制单元耦接测试存取区段，且接收上述这些第一存取指令。测试存取区段用以模拟上述这些存取区段，使得控制单元响应上述这些第一存取指令，并对测试存取区段执行上述这些第一存取指令的存取操作。本发明采用内存来提供一存取区段，内存相对于硬盘有读写速度快的特点，因此测试速度快。内存相较于硬盘，其体积小、抗振性佳、不易损坏，故可降低生产测试成本。
文档编号G06F11/267GK101751312SQ20081017809
公开日2010年6月23日 申请日期2008年12月19日 优先权日2008年12月19日
发明者尹国煌, 胡建明, 许彬, 马志东 申请人:和硕联合科技股份有限公司;名硕电脑(苏州)有限公司