专利名称：存储器控制器、存储器系统及用于存储器系统的控制方法
技术领域：
本发明涉及一种用于以存储器交叉存取的方式对能够在一个存储器单 元中存储多位数据的半导体存储器部件进行存取的存储器控制器、具有该 存储器控制器的存储器系统、以及用于该存储器系统的控制方法。
背景技术：
现今，作为非易失性存储器系统的闪速存储器装置被广泛用作用于数 码相机等的外部存储装置来作为主机、用于计算才几系统等的启动存储器系 统，这是因为闪速存储器装置允许数据的重写，并且即使在断电状态下也 能够保持数据。
在这种闪速存储器装置之中，NAND型闪速存储器装置被认为是可实 现大容量和低成本的非易失性存储器系统。NAND型闪速存储器使用通过 绝缘膜注入到半导体存储器部件的存储器单元的电荷聚集层中的电荷作为 数位信息，测量由电荷的量确定的晶体管的阈值电压的差异，并且读出信 息。
为了实现进一步提高的容量和进一步减低的成本，已进行了对使用多 级技术来在单个存储器单元中存储两位以上的数据的NAND型闪速存储 器装置即所谓的多值闪速存储器装置(下文中也称为"多值存储器")的 大量研究和开发。例如，日本专利申请公开No.2001-93288公开了一种能够通过一个存储器单元的四个不同阈值电压来存储两位数据的存储器系 统。
同时，存储器交叉存取被认为是一种用于提高存储器系统的存取速度 的技术。通过并行地同时存取多个存储器芯片，存储器交叉存取提高了数
据传输速度。例如，日本专利申请公开No.2007-334863公开了 一种以交叉 方式存取两个存储器芯片的NAND型闪速存储器装置。
发明内容
根据本发明的一个方面，可以提供一种存储器控制器，其包括模块， 其^皮配置为控制与半导体存储器部件的接口 ，所述半导体存储器部件由多 个芯片构成，所述多个芯片包括能够在以N种类型的页为单位的一个存储 器单元中存储N位数据(N为大于等于2的整数)的大量存储器单元；以 及控制部件，其,皮配置为以交叉存取的方式重复地对属于所述芯片之一的 存储器单元中的所有的所述N种类型的页执行写程序，然后对属于所述芯 片中的另一芯片的存储器单元中的所有的所述N种类型的页执行写程序。
根据本发明的另一方面，可以提供一种存储器系统，其包括半导体 存储器部件，其由多个芯片构成，所述多个芯片包括能够在以N种类型的 页为单位的一个存储器单元中存储N位数据(N为大于等于2的整数)的 大量存储器单元；以及存储器控制器，其具有控制部件，所述控制部件净皮 配置为当执行用于以交叉存取方式向所述半导体存储器部件中写数据的处 理时，重复地对属于所述芯片之一的存储器单元中的所述N种类型的页执 行写程序，然后对属于所述芯片中的另一个芯片的存储器单元中的所述N 种类型的页执行写程序。
根据本发明的再一方面，可以提供一种用于存储器系统的控制方法， 该控制方法包括以下步骤对属于半导体存储器部件的芯片之一的存储器 单元中的N种类型的页执行写程序，所述半导体存储器部件由多个芯片构 成，所述多个芯片包括能够在以N种类型的页为单位的一个存储器单元中 存储N位数据(N为大于等于2的整数)的大量存储器单元；以及进一步对属于所述芯片中的另一个芯片的所述存储器单元之一的存储器单元中的
所述N种类型的页执行写程序。
图1示出根据第一实施例的存储器系统的配置；
图2是用于示例在多值存储器中写入的数据与阈值电压之间的关系的
图3是用于示例在已知的存储器系统中以存储器交叉存取的方式执行 写处理的图4是在已知的存储器系统中以存储器交叉存取的方式执行写程序的 时序图5是用于示例以存储器交叉存取的方式由第一实施例的存储器控制 器执行写处理的图6是在以存储器交叉存取的方式由笫一实施例的存储器控制器写入 时的时序图7示出根据笫二实施例的存储器系统的配置；以及 图8是用于示例由第二实施例的存储器控制器以存储器交叉存取的方 式执行写处理的图。
具体实施方式
第一实施例
下文中，将参考附图描述根据本发明第一实施例的存储器系统l。 如图1所示，存储器系统1包括半导体存储器部件(下文中也称为"存 储器部件")20和存储器控制器2，其中半导体存储器部件20被配置为存 储所连接的主机3的数据，存储器控制器2被配置为控制用于向存储器部 件20写入数据的程序。存储器部件20具有两个芯片，即芯片0 (21)和 芯片1 (22)。芯片21和22各具有能够在NAND型闪速存储器的一个存 储器单元中存储N位数据(N为大于等于2的整数)的大量存储器单元。存储器控制器2包括用于总体控制的CPU 14、被配置为控制与主机3 的接口的作为模块的HOST I/F (15 )、被配置为控制与存储器部件的接口 的作为模块的NANDI/F (19)、时钟控制模块(CLCK) 11、复位控制模 块(RSTC) 12、总线控制模块(BUSC) 13、纠错码(ECC) 17、緩冲存 储器(Buffer) 18、以及既用作存储器控制模块也用作RAM的MEMMOD 16。
通过存储器数据总线23、选择信号线25和就绪/忙信号线26，存储器 控制器2被连接到存储器部件20的芯片0( 21)。通过存储器数据总线24、 选择信号线27和就绪/忙信号线28，存储器控制器2还被连接到存储器部 件20的芯片1 (22)。因此，存储器控制器2支持存储器交叉存取，以对 芯片0 (21)和芯片1 (22)并行同时存取，换句话说，对这些芯片并行编 程。这里，在基于存储器交叉存取方式的存储器系统l中，选择信号线25 和27对于CPU 14是重要的，以分别向芯片0和芯片1发送选择信号(芯 片使能信号)。类似地，CPU14所使用的用于监控各芯片是出于就绪状态 还是忙状态的就绪/忙信号线26和28对于存储器系统1是重要的。
虽然图l示出了使用其各自的存储器数据总线23和24将两个芯片21 和22连接到NAND I/F (19)，但可以使用共用数据总线连接这些芯片。
下面，使用图2描述在多值存储器中写入的数据与阈值电压之间的关 系。图2示例出在多值存储器中写入的数据与阈值电压之间的关系，其中 水平轴代表阈值电压Vt，垂直轴代表存储器单元的发生频率。在图2所示 的存储器单元中，二位数据对应于四种状态，即"0" 、 'T， 、 "2"和"3", 并且该图示出了其中以存储器单元的阈值电压的升序限定状态的实例。数 据(XY)表示第一页的数据为(Y)且第二页的数据为(X)。也就是说， 状态"0"对应于数据(11)，状态"1"对应于数据(10)，状态"2"对 应于数据(00)，状态"3"对应于数据(01)。在其中未存储数据的擦除 状态中，存储器单元处于状态"0"。
为了在存储器系统1中在一个存储器单元中写入二位数据，将要存储 的数据分成第一页数据和第二页数据，该第一页数据和第二页数据是写入的单位，并且在单个单元中顺序写入该第一页数据和第二页数据。换句话
说，CPU14首先执行第一页写程序，然后执行第二页写程序，使得该存储 器单元的阈值电压移动为较高电平。下文中，第一页也可被称为"较低页"， 而第二页可4皮称为"较高页"。
当向较低或较高页写入的数据为'T，时，随着写程序的执行，存储器 单元的阈值电压不变。然而，当向较低或较高页写入的数据为"0"时，随 着写程序的执行，存储器单元的阔值电压改变。
下文中，将使用图2更详细描述通过CPU 14对二位数据的写程序的 执行。如已经描述过的，处于擦除状态的存储器单元处于状态"0"。首先， 写入较低页的数据。这里，如图2中的SO处所示，即使在较低页数据(1) 被写入到存储器单元中时，存储器单元保持为处于状态"0"。另一方面， 如图2中的S1处所示，当较低页数据为(0)时，写入该数据之后的存储 器单元变为状态"1"。
接下来，写入较高页的数据。如图2中的S2处所示，当从外部将数据 (0)提供给由于向较低页写入而处于状态"1"的存储器单元时，即，如 果向该存储器单元写入数据(0)，存储器单元变为状态"3"。并且，如 图2中的S3处所示，当从外部将数据(0)提供给在向较低页写入之后仍 处于状态"0"的存储器单元时，存储器单元变为状态"2"。如图2中的 S4处所示，当从外部将数据(l)提供给在向较低页写入之后处于状态"1" 的存储器单元时，存储器单元保持在状态"1"。并且，如图2中的S5处 所示，当从外部将数据(1)提供给在向较低页写入之后仍处于状态"0" 的存储器单元时，存储器单元保持在状态"0"而没有改变。
这里，对于多值存储器，CPU 14需要精确地控制对于写入的数据合适 的存储器单元的阈值电压。也就是说，由于担心过编程，采用步进写入方
法，其中，过编程意味着阈值电压的超过预定水平的量。
基于步进写入方法的较低页写程序重复在逐渐增大始于低写入电压的 电压的同时向存储器单元施加电压的电压施加操作以及检查该存储器单元 是否具有预定阈值电压的校验-读出操作。另一方面，为了检查和存储在写入较高页数据之前存储器单元是处于
状态"o"还是处于"r ，较高页程序执行内部数据加栽。随后，作为较 低页写程序，重复在逐渐增大电压的同时施加电压的电压施加操作以^^检 查该存储器单元是否具有正确的阈值电压的校验-读出操作。
也就是说，如上所示，由于较高页写程序的操作比较低页写程序复杂， 较高页写程序具有较长的程序时间。例如，假定较低页写程序时间为td2ij,
较高页写程序时间为例如约3倍，即3xTd2l。
这里，当存储器系统中的处理速度相对于数据从主机的传送速度低时， 与等待时间相关联的时间差t艮而降低写入性能。解决该问题的一种方法 是存储器交叉存取方式。
然而，如已经提到的，在具有能够存储二位数据的多值存储器单元的
存储器系统中，由CPU 14执行的用于向存储器部分写入数据的程序包括 两种具有不同程序时间的写程序，即具有短程序时间的较低页程序和具有 长程序时间的较高页程序。换句话说，在具有能够存储N位数据(N是大 于等于2的整数)的多值存储器单元的存储器系统中，由CPU 14执行的 程序由具有不同程序时间的N种写程序构成。
这里，使用图3和图4，描述在具有能够存储二位数据的多值存储器 单元的已知的存储器系统中使用的基于存储器交叉存取方式的写程序。注 意在图4中示出的时序图以及下面示出的类似图中，水平轴的尺寸4皮部分 M大或缩小，以便于示例。并且，在图3和其他图中示出的平面是一組 串联连接的多个存储器单元，并且存储器部分由多个平面构成。
如图3中的箭头所示，在已知的具有由两个芯片即芯片0和芯片l构 成的存储器部件的存储器系统中，CPU在逐页的基础上交替地对芯片0和 芯片1执行写处理。也就是说，如图4中所示，CPU在Tl至T2对示出 的芯片0执行在较低页上的数据传输(数据输入)处理，在T2至T3对示 出的芯片l执行在较低页上的数据传输处理，在T3至T4对示出的芯片0 执行在较高页上的数据传输处理，在T4至T5对示出的芯片l执行在较高 页上的数据传输处理，并且在完成数据传输处理之后，执行写程序。也就是说，CPU在芯片0忙时对芯片l执行数据输入且开始用于芯片 1的写程序，而在芯片1忙时对芯片O执行数据输入且开始用于芯片0的 写程序。换句话说，在已知的存储器系统中，CPU对一个芯片的存储器单
元执行一种类型的页写程序，之后对另一芯片的存储器单元执行同一类型 的页写程序，然后执行不同类型的页写程序。
如图4中所示例的，在上述已知的存储器系统中，当同时执行用于芯 片0和芯片1的较高页写程序时发生浪费的时间WTO。这是因为较高页程 序时间比较低页程序时间长，如已经描述过的。
接下来，使用图5和图6，描述由根据本发明的存储器控制器2的CPU 14执行的基于存储器交叉存取方式的写程序。如图5中的箭头所示，在存 储器系统1中，CPU 14以存储器交叉存取的方式对芯片0的存储器单元执 行两种类型的写程序且对芯片1的存储器单元执行两种类型的写程序。也 就是说，在存储器系统l中，CPU14以存储器交叉存取的方式，重复执行 两种类型的写程序，即，用于芯片O的较低页写程序和用于芯片0的较高 页写程序，之后执行两种类型的写程序，即，用于芯片l的较低页写程序 和用于芯片l的较高页写程序。进一步地换句话说，根据本实施例的存储 器控制2的CPU 14在属于一个芯片的存储器单元中执行所有的N种类型 的页写程序，之后在属于另一芯片的存储器单元中执行所有的N种类型的 页写程序。
在图6中在Tl至T2对示出的芯片0的较低页执行数据输入处理之后， 存储器系统1的CPU 14在T2开始用于较^f氐页的写程序，并且在解除忙状 态之后，在T3开始用于芯片O的较高页的数据输入处理，并且在T4开始 用于芯片0的较高页写程序。并且，与用于芯片0的写程序并行地，CPU 14 在T4开始对芯片1的较低页的数据输入处理，并且在T5开始用于芯片1 的较低页写程序。然后，CPU14重复地在T6开始对芯片l的较高页执行 数据输入处理，并且在T7开始用于芯片1的较高页写程序。
如已经描述过的，存储器控制器2是具有这样的CPU 14的存储器控 制器，所述CPU 14净皮配置为控制用于向由两个芯片构成的半导体存储器部件写入数据的程序，这两个芯片包括能够在一个存储器单元中存储二位
数据的大量存储器单元，其中，由CPU14执行的两位数据写程序包括具有 不同程序时间的两种类型的页写程序，并且所述CPU 14以存储器交叉存 取的方式对属于一个芯片的存储器单元中的所有两种类型的页重复地执4亍 写程序，并且对属于另一芯片的存储器单元中的所有两种类型的页执行写程序。
由于存储器系统l的CPU 14可以在用于一个芯片较高页的程序时间 期间对另一芯片的较低页数据输入处理、写程序和对该另一芯片的较高页 的数据输入处理，因此所浪费的时间WT3 4艮短。在图6中，由于T2与 T3之间的时间(WT1)以及T5与T6之间的时间(WT2)也是浪费的时 间，因此存储器系统l中的所浪费的时间是WT1至WT3的和。
然而，当与已知的存储器系统中的所浪费的时间(WTO)比较时，本 实施例的存储器系统l的所浪费的时间(WT1+WT2+WT3)较短。因此， 本实施例的存储器控制器2提供高写入速度。另外，具有本实施例的存储 器控制器2的存储器系统1以及用于存储器系统1的控制方法提供高写入
速度o
如已经描述过的，用于存储器系统1的控制方法是这样的方法，其包
括以下步骤对属于半导体存储器部件的芯片之一的存储器单元中的所有 N种类型的页执行写程序的第一写入步骤，所述半导体存储器部件由多个 芯片构成，所述多个芯片包括能够在以N种类型的页为单位的一个存储器 单元中存储N位数据(N为大于等于2的整数)的大量存储器单元；以及 对属于所述芯片中的另 一个芯片的存储器单元中的所有N种类型的页执行 写程序的第二写入步骤，其中交替执行第一写入步骤和第二写入步骤。 第二实施例
下文中，将参考附图描述根据本发明第二实施例的存储器系统101和 存储器控制器102。
图7示出根据第二实施例的存储器系统101的配置。由于本实施例的 存储器系统101和存储器控制器102与第一实施例的存储器系统1和存储器控制器2相似，因此相同的构件给出相同的参考标号，并且省略对这些 构件的说明。在图7中，未示出选择信号线和就绪/忙信号线。如图7中所示，构成本实施例的存储器系统101的存储器部件120的 两个芯片121和122具有能够在一个存储器单元中存储三位数据的8值存 储器单元。在存储器系统101中，为了向一个存储器单元中写入三位数据，将要 存储的数据分成第一页数据、第二页数据和第三页数据，该第一页数据、 第二页数据和第三页数据是写入的单位，并且向单个存储器单元顺序写入 该第一页数据、第二页数据和第三页数据。也就是说，在存储器控制器102 中，CPU114首先执行第一页写程序，然后执行第二页写程序，最后执行 第三页写程序，使得该存储器单元的阈值电压移动或改变为较高电平。下 文中，第一页也可被称为"较低页"，第二页可被称为"中间页"，第三 页可被称为"较高页"。例如，假定较低页的写程序时间为TD3L，中间页的写程序时间TD3M 为约4XTD3L，较高页的写程序时间Tj)3u为约15xTD3L。也就是说，在存 储器系统101中，较高页的写程序时间显著长于其他页的写程序时间。下面，将参考图8描述由本实施例的存储器控制器102执行的处理。如图8中的箭头所示，存储器控制器102的CPU 14首先对芯片0执 行较低页写程序，然后对芯片O执行中间页写程序，然后对芯片O执行较 高页写程序，该较高页写程序具有最长的程序时间。之后，CPU114将作 为写入目标的芯片改变为芯片l，并重复地对芯片l执行较低页写程序、对芯片l执行中间页写程序，以及对芯片l执行较高页写程序。也就是说，存储器控制器102是具有这样的CPU 114的存储器控制器 102，所述CPU 114控制用于向由两个芯片121和122构成的存储器部件 120写入数据的程序，这两个芯片包括能够在一个存储器单元中存储三位 数据的大量存储器单元，其中三位数据写程序由具有不同程序时间的三种 类型的页写程序构成，并且该程序用于以交叉存取的方式对属于一个芯片 的存储器单元中的所有三种类型的页重复地执行写程序，并且对属于另一芯片的存储器单元中的所有三种类型的页执行写程序。
由于存储器控制器102可以在另一个芯片的较高页程序时间期间对一 个芯片执行写程序，因此所浪费的时间很短。因此，本实施例的存储器控 制器102提供高写入速度。并且，具有本实施例的存储器控制器102的存 储器系统101以及用于存储器系统101的控制方法提供高写入速度。
已经参考附图描述了本发明的优选实施例，应该理解，本发明不限于 这些精确的实施例，并且，只要不脱离在所附的权利要求书中限定的本发 明的精神或范围，本领域技术人员可以进行对这些优选实施例的各种改变 和修改。
权利要求
1.一种存储器控制器，包括模块，其被配置为控制与半导体存储器部件的接口，所述半导体存储器部件由多个芯片构成，所述多个芯片包括能够在以N种类型的页为单位的一个存储器单元中存储N位数据(N为大于等于2的整数)的大量存储器单元；以及控制部件，其被配置为以交叉存取的方式重复地对属于所述芯片中的一个芯片的存储器单元中的所有的所述N种类型的页执行写程序，然后对属于所述芯片中的另一个芯片的存储器单元中的所有的所述N种类型的页执行写程序。
2. 根据权利要求l的存储器控制器，其中所述多个芯片为两个芯片。
3. 根据权利要求2的存储器控制器，其中N为2或3。
4. 根据权利要求3的存储器控制器，其中所述存储器单元是NAND 型闪速存储器单元。
5. —种存储器系统，包括半导体存储器部件，其由多个芯片构成，所述多个芯片包括能够在以 N种类型的页为单位的一个存储器单元中存储N位数据(N为大于等于2 的整数)的大量存储器单元；以及存储器控制器，其具有控制部件，所述控制部件^皮配置为当执行用于 以交叉存取方式向所述半导体存储器部件中写数据的处理时，重复地对属 于所述芯片中的一个芯片的所述存储器单元之一 的存储器单元中的所有的 所述N种类型的页执行写程序，然后对属于所述芯片中的另 一个芯片的存 储器单元中的所有的所述N种类型的页执行写程序。
6. 根据权利要求5的存储器系统，其中所述多个芯片为两个芯片。
7. 根据权利要求6的存储器系统，其中N为2或3。
8. 根据权利要求7的存储器系统，其中所述存储器单元是NAND型 闪速存储器单元。
9. 一种用于存储器系统的控制方法，该控制方法包括以下步骤 对属于半导体存储器部件的芯片中的 一个芯片的存储器单元中的所有的N种类型的页执行写程序，所述半导体存储器部件由多个芯片构成，所 述多个芯片包括能够在以N种类型的页为单位的一个存储器单元中存储N 位数据(N为大于等于2的整数)的大量存储器单元；以及进一步对属于所述芯片中的另一个芯片的存储器单元中的所有的所述 N种类型的页执行写程序。
10. 根据权利要求9的用于存储器系统的控制方法，其中所述多个芯 片为两个芯片。
11. 根据权利要求10的用于存储器系统的控制方法，其中N为2或3。
12. 根据权利要求ll的用于存储器系统的控制方法，其中所述存储器 单元是NAND型闪速存储器单元。
全文摘要
本发明涉及存储器控制器、存储器系统及用于存储器系统的控制方法。一种存储器控制器，用于在由芯片0和芯片1构成的半导体存储器部件中以交叉存取的方式且以页为单位执行用于写入数据的处理，每个所述芯片包括能够在以两种类型的页为单位的一个存储器单元中存储二位数据的大量存储器单元，该存储器控制器包括NAND I/F和CPU，其中所述NANDI/F具有半导体存储器部件，所述CPU被配置为重复地对属于芯片0的存储器单元中的两种类型的页执行写程序，然后执行向属于芯片1的存储器单元中的写程序。
文档编号G06F12/06GK101630289SQ200910140010
公开日2010年1月20日 申请日期2009年7月14日 优先权日2008年7月14日
发明者北爪敏彦, 白石敦 申请人:株式会社东芝