专利名称：多通道大容量并行数据采集装置的制作方法
技术领域：
本发明涉及一种数据采集装置，具体涉及一种多通道并行数据采集装置。
背景技术：
数据及信号采集是测试系统最基本的功能。数据或信号并行采集，即同时采样所 有输入数据及信号。并行采集在保证信号幅值精度的条件下，可以完整的保留输入信号间 的相位关系。对于多通道的数据采集，为防止对后级系统的影响，需要将输入信号进行隔离。根 据输入信号的类型及采集要求，需要选择不同的隔离方案，例如当输入信号为TTL电平且 对信号的具体幅值不是很关心，只需要关心信号电平高低的条件下，可以选择在输入端数 字隔离；而当输入信号为缓慢变化的模拟量时，可以选择在输入端进行模拟隔离等等。数字 隔离只会保证输入输出逻辑的正确性，会改变输入信号的幅值信息，这不适合关心信号幅 值的场合。模拟隔离在带宽足够的条件下，可以保证输入信号不失真的传递到AD输入端。 但是，目前高速模拟隔离器件的带宽只有IMHz左右，这远远不能满足高带宽信号隔离的需 求。对于传统的多通道数据采集装置，常采用高速ADC+模拟开关的结构，所图1所示，在传 统的多通道数据采集中，输入信号经过前端隔离、调理之后，分别输入给多路模拟开关的输 入端。使用FPGA控制逻辑轮流选通某路输入信号进行转换。这种结构具有以下缺点受隔 离器件带宽的限制，对输入高带宽信号隔离会造成信号的失真；随着输入信号通道数的增 加，隔离成本和通道延时均会增加；同时，随着通道数的增加，会增加控制逻辑的复杂性。
发明内容
本发明为解决传统多通道数据采集装置存在的输入高带宽信号隔离会造成信号 的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性 的问题，而提出的多通道大容量并行数据采集装置。多通道大容量并行数据采集装置，它包括控制模块1、存储模块2和接口电路7 ；控 制模块1的第一数据输出输入端与接口电路7的数据输入输出端相连，控制模块1的第二 数据输出输入端与存储模块2的数据输入输出端相连，控制模块1的第一控制信号输出端 与存储模块2的控制信号输入端相连；它还包括数据采样单元3 ；数据采样单元3由数字隔 离模块4和m个模数转换组件5组成；m为大于等于2的自然数；控制模块1的第二控制信 号输出端至第四控制信号输出端分别与数字隔离模块4的第一控制信号输入端至第三控 制信号输入端相连，数字隔离模块4的第一控制信号输出端至第三控制信号输出端通过控 制总线分别与每个所述模数转换组件5的第一控制信号输入端至第三控制信号输入端相 连，所述m个模数转换组件5的组成和连接方式均相同；即每个模数转换组件5均由信号调 理模块5-1和模数转换模块5-2组成，信号调理模块5-1的第一数据输入端至第六数据输 入端即为模数转换组件5的第一数据输入端至第六数据输入端；信号调理模块5-1的第一 数据信号输出端至第六数据信号输出端分别与模数转换模块5-2的第一数据信号输入端
3至第六数据信号输入端相连，第m-1个模数转换模块5-2的第一数据信号输出端至第三数 据信号输出端分别与第m个模数转换组件5中的模数转换模块5-2的第七数据信号输入端 至第九数据信号输入端相连；第一个模数转换组件5中的模数转换模块5-2的第七数据信 号输入端至第九数据信号输入端分别与地电源相连，第m个模数转换组件5中的模数转换 模块5-2的第一数据信号输出端至第三数据信号输出端分别与数字隔离模块4的第一数据 信号输入端至第三数据信号输入端相连，数字隔离模块4的第一数据信号输出端至第三数 据信号输出端分别与控制模块1的第三数据信号输入端至第五数据信号输入端相连。本发明具有输入高带宽信号隔离不会造成信号的失真；多个输入信号通道不会造 成通道延时，有效降低了控制逻辑的复杂性。多个模数转换组件5可以实现任意通道信号 的并行采集；在采样率小于208kSa/s的范围内，系统采样率可动态配置；数字隔离模块4 设置在模数转换组件5后解决了对高带宽信号失真的影响，实现对任意输入信号无影响， 而且还大大降低了隔离成本；控制模块1的I/O 口资源占用少，每个模数转换组件5只占用 控制模块1的6个I/O ；系统逻辑控制简单，PCB设计简单，很方便升级和扩展。本发明可广 泛适用于各种需要较高信号幅值精度和采样速度的场合。
图1为传统的多通道数据采集装置的结构示意图；图2为具体实施方式
一的结构 示意图；图3为具体实施方式
二的结构示意图；图4为单片模数转换模块5-2的时序控制 图，曲线A为startconvst信号时序曲线，曲线B为busy信号时序曲线，曲线C为片选信 号cs的时序曲线，曲线D为串行移位时钟信号sclk的时序曲线，曲线E为数据信号data 的时序曲线。
具体实施例方式具体实施方式
一结合图2说明本实施方式，本实施方式包括控制模块1、存储模 块2和接口电路7 ；控制模块1的第一数据输出输入端与接口电路7的数据输入输出端相 连，控制模块1的第二数据输出输入端与存储模块2的数据输入输出端相连，控制模块1的 第一控制信号输出端与存储模块2的控制信号输入端相连；它还包括数据采样单元3 ；数据 采样单元3由数字隔离模块4和m个模数转换组件5组成；m为大于等于2的自然数；控制 模块1的第二控制信号输出端至第四控制信号输出端分别与数字隔离模块4的第一控制信 号输入端至第三控制信号输入端相连，数字隔离模块4的第一控制信号输出端至第三控制 信号输出端通过控制总线分别与每个所述模数转换组件5的第一控制信号输入端至第三 控制信号输入端相连，所述每个模数转换组件5之间并联在控制总线上；所述m个模数转换 组件5的组成和连接方式均相同；即每个模数转换组件5均由信号调理模块5-1和模数转 换模块5-2组成，信号调理模块5-1的第一数据输入端至第六数据输入端即为模数转换组 件5的第一数据输入端至第六数据输入端；信号调理模块5-1的第一数据信号输出端至第 六数据信号输出端分别与模数转换模块5-2的第一数据信号输入端至第六数据信号输入 端相连，第m-1个模数转换模块5-2的第一数据信号输出端至第三数据信号输出端分别与 第m个模数转换组件5中的模数转换模块5-2的第七数据信号输入端至第九数据信号输入 端相连；第一个模数转换组件5中的模数转换模块5-2的第七数据信号输入端至第九数据信号输入端分别与地电源相连，第m个模数转换组件5中的模数转换模块5-2的第一数据 信号输出端至第三数据信号输出端分别与数字隔离模块4的第一数据信号输入端至第三 数据信号输入端相连，数字隔离模块4的第一数据信号输出端至第三数据信号输出端分别 与控制模块1的第三数据信号输入端至第五数据信号输入端相连。
具体实施方式
二 结合图3说明本实施方式，本实施方式与具体实施方式
一不同 点在于它还增加了 η个数据采样单元3，η为大于等于1的自然数；η个数据采样单元3与 控制模块1并联连接，每个数据采样单元3与控制模块1之间的连接方式均相同。其它组 成和连接方式与具体实施方式
一相同。设置η个数据采样单元3的目的在于当系统采样率 不足或采样率不同的情况下，分组进行采样，以提高系统采样率或实现多通道多采样率数 据采集系统。
具体实施方式
三结合图2、图3说明本实施方式，本实施方式与具体实施方式
一 或二不同点在于它还增加了电源隔离模块6，电源隔离模块6的供电信号输入端与供电电 源相连，电源隔离模块6的供电信号输出端与控制模块1的供电信号输入端相连。其它组 成和连接方式与具体实施方式
一或二相同。
具体实施方式
四本实施方式与具体实施方式
三不同点在于存储模块2采用CF卡 或闪存盘。其它组成和连接方式与具体实施方式
三相同。
具体实施方式
五本实施方式与具体实施方式
四不同点在于控制模块1采用现场 可编程门阵列。其它组成和连接方式与具体实施方式
四相同。
具体实施方式
六本实施方式与具体实施方式
一不同点在于模数转换模块5-2采 用Analog Device公司的AD7658系列AD转换芯片。其它组成和连接方式与具体实施方式
一相同。本发明的工作原理模数转换模块5-2以采用Analog Device公司的AD7658系列 AD转换芯片为例。该芯片支持6通道同时采样/保持，同时支持18MHz高速串行接口和多 片级联操作。理论上，在不增加数据线的条件下，采用N片AD7658可以实现6N通道的数据采集。AD7658的典型转换时间为3. 1 μ s，数据转换结束后，通过片选信号CS及串行移位 时钟SCLK将串行数据读出。每通道信号需要16个SCLK时钟周期就可将数据读出。时序 控制如图4所示。当fSM = 18MHz时，单片AD7658系统的最小转换时间为3231 4 8辨‘系 统的最大采样率为208kSa/s。当使用N片AD7658级联时，数采系统的最小转换时间为6 ·Ν/3Χ16+3. 1 =
1000 (
(32Ν+3. 1) μ s，数采系统的最大采样率为^TTH “可见，随着级联片数的增加，系统采样率会受到限制。当系统在通道数和系统采样 率出现矛盾的条件下，解决方案采用如具体实施方式
二所述技术方案的分组控制方法。系统上电初始化后，数据采样单元3处于空闲状态；配置存储模块2为擦除操作状 态，发送擦除命令；擦除完毕后，配置存储模块2为写扇区操作状态，等待数据采样单元3的 数据采集；当系统检测到数据采集触发信号后，触发数据采样单元3开始数据采集；在检测到数据转换结束信号后，数据采样单元3采集的数据经过数字隔离模块4输出，通过串行移 位时钟将转换数据读出，进行串并转换并写入到控制模块1的内缓存FIF0(大小为8KByte) 中；当缓存FIFO中的数据量大于1扇区(512Byte)时，将缓存FIFO中的数据读出并写入到 存储模块2中；当系统检测到数据采集停止信号系统停止数据采集及串并转换，返回空闲 等待状态，等待数据上传命令；当检测到数据上传命令后，配置存储模块2为读数据操作状 态；从存储模块2中突发读20扇区(IOKByte)数据并存储在控制模块1内发送FIFO中；当 发送FIFO内有大于IOKByte的数据时，通过接口电路7向上位机突发传送数据；同时，当缓 存FIFO内有大于IOKByte的存储空间时，继续从存储模块2中突发读20扇区的数据写入 到发送缓存FIFO中；重复数据上传操作，直到将全部采集数据上传完毕。
权利要求
多通道大容量并行数据采集装置，它包括控制模块(1)、存储模块(2)和接口电路(7)；控制模块(1)的第一数据输出输入端与接口电路(7)的数据输入输出端相连，控制模块(1)的第二数据输出输入端与存储模块(2)的数据输入输出端相连，控制模块(1)的第一控制信号输出端与存储模块(2)的控制信号输入端相连；其特征在于它还包括数据采样单元(3)；数据采样单元(3)由数字隔离模块(4)和m个模数转换组件(5)组成；m为大于等于2的自然数；控制模块(1)的第二控制信号输出端至第四控制信号输出端分别与数字隔离模块(4)的第一控制信号输入端至第三控制信号输入端相连，数字隔离模块(4)的第一控制信号输出端至第三控制信号输出端通过控制总线分别与每个所述模数转换组件(5)的第一控制信号输入端至第三控制信号输入端相连，所述m个模数转换组件(5)的组成和连接方式均相同；即每个模数转换组件(5)均由信号调理模块(5 1)和模数转换模块(5 2)组成，信号调理模块(5 1)的第一数据输入端至第六数据输入端即为模数转换组件(5)的第一数据输入端至第六数据输入端；信号调理模块(5 1)的第一数据信号输出端至第六数据信号输出端分别与模数转换模块(5 2)的第一数据信号输入端至第六数据信号输入端相连，第m 1个模数转换模块(5 2)的第一数据信号输出端至第三数据信号输出端分别与第m个模数转换组件(5)中的模数转换模块(5 2)的第七数据信号输入端至第九数据信号输入端相连；第一个模数转换组件(5)中的模数转换模块(5 2)的第七数据信号输入端至第九数据信号输入端分别与地电源相连，第m个模数转换组件(5)中的模数转换模块(5 2)的第一数据信号输出端至第三数据信号输出端分别与数字隔离模块(4)的第一数据信号输入端至第三数据信号输入端相连，数字隔离模块(4)的第一数据信号输出端至第三数据信号输出端分别与控制模块(1)的第三数据信号输入端至第五数据信号输入端相连。
2.根据权利要求1所述的多通道大容量并行数据采集装置，其特征在于它还包括η个 数据采样单元(3)，η为大于等于1的自然数；η个数据采样单元(3)与控制模块(1)并联 连接，每个数据采样单元(3)与控制模块(1)之间的连接方式均相同。
3.根据权利要求1或2所述的多通道大容量并行数据采集装置，其特征在于它还包 括电源隔离模块(6)，电源隔离模块(6)的供电信号输入端与供电电源相连，电源隔离模块(6)的供电信号输出端与控制模块⑴的供电信号输入端相连。
4.根据权利要求3所述的多通道大容量并行数据采集装置，其特征在于存储模块(2) 采用CF卡或闪存盘。
5.根据权利要求4所述的多通道大容量并行数据采集装置，其特征在于控制模块(1) 采用现场可编程门阵列。
6.根据权利要求1所述的多通道大容量并行数据采集装置，其特征在于模数转换模块 (5-2)采用Analog Device公司的AD7658系列AD转换芯片。
全文摘要
多通道大容量并行数据采集装置，它涉及数据采集装置。它为解决传统多通道数据采集装置存在输入高带宽信号隔离会造成信号的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性的问题而提出。控制模块1第二至第四控制信号输出端分别与数字隔离模块的第一至第三控制信号输入端相连，数字隔离模块的第一至第三控制信号输出端通过控制总线分别与每个所述模数转换组件的第一至第三控制信号输入端相连，所述每个模数转换组件之间并联在控制总线上。本发明可以实现任意通道信号的并行采集；系统采样率可动态配置；对任意输入信号无影响；系统逻辑控制简单，可广泛适用于各种需要较高信号幅值精度和采样速度的场合。
文档编号G06F13/40GK101901203SQ200910310708
公开日2010年12月1日 申请日期2009年11月30日 优先权日2009年11月30日
发明者刘兆庆, 刘旺, 张京超, 彭喜元, 彭宇, 王启 申请人:哈尔滨工业大学