系统设定储存器的外控式重置电路的制作方法

文档序号:6342154阅读:252来源:国知局
专利名称:系统设定储存器的外控式重置电路的制作方法
技术领域
本创作涉及电脑装置,尤其涉及一种系统设定储存器的外控式重置电路。
背景技术
电脑设备的系统设定参数记录电脑设备操作所需的信息,例如中央处理器的外 频、主板存储器的参数、系统时间、显示器的分辨率及电源管理等,通常所述多个系统 设定参数储存于其主板的系统设定存储器内。请参阅图4,为使所述多个系统设定参数 不致因系统关机而不复存在,一般作法是将所述系统设定存储器(530)连接至存储器供 电电路(550),而所述存储器供电电路(550)同时连接电源供应器的直流电源V3或使用 电池BAT,在电源供应器停止供电时,仍由电池BAT续继供电,确保设定参数不遗失。 又为可重设所述系统设定存储器(530)的设定参数,所述系统设定存储器(530)与存储 器供电电路(550)之间再连接有跳线器JCMOS,其第一支接脚连接至所述存储器供电电 路(550)的输出端,而第二支接脚则连接至所述系统设定存储器(530)电源端,第三支接 脚则连接至低电位;一般正常使用时,将第一支及第二支接脚短接,令存储器供电电路 (550)持续供应电源予所述系统设定存储器(530),反之欲重设系统设定存储器(530)的 设定参数,则反将第二支接脚短接至第三支接脚,令系统设定存储器(530)连接至低电 位而清除原储存设定参数。由于跳线器JCMOS同样设在主板上,一旦用户需重新载入预设值,或因中央处 理器的超频动作使电脑无法重新启动时,此时需要清除储存在存储器(530)的系统设定 参数。因此必须打开电脑机壳,找到跳线器JCMOS,再将第二及第三接脚短接,始可自 存储器(530)中清除系统设定参数。因此对于使用者来说步骤相当繁复不方便需有更简 易的方式以清除系统设定参数。

实用新型内容有鉴于此,本创作主要目的是提供一种系统设定储存器的外控式重置电路,让 使用者利用机壳上的重置按键即能快速清除系统设定参数,而无须经由打开电脑机箱及 进行跳线的繁琐程序。欲达上述目的所使用的主要技术手段是令所述系统设定储存器的外控式重置电 路包括重置按键、信号延迟单元及清除控制电路;其中所述重置按键设置在电脑机壳外;所述信号延迟单元连接至所述重置按键,延迟所述重置按键传来的重置信号;所述清除控制单元连接至所述信号延迟单元,通过所述信号延迟单元连接至所 述重置按键,以取得所述延迟的重置信号,当收到所述延迟的重置信号后,在输出端输 出清除信号,其中所述输出端供与系统设定存储器的电源供应接脚连接,所述系统设定 存储器储存有系统设定参数。本创作利用原机壳的重置按键供使用者清除系统设定储存器的设定参数,让使用者不必拆开机壳即可清除其设定,又基于不干扰重置按键原有的作业系统重置功能, 故本创作的信号延迟单元在重置按键按下一段时间后,才会触发所述清除控制单元,由 所述清除控制单元对系统设定储存器进行清除,令其原本的重置功能仍可以短暂按触的 方式维持而不受影响,达到一键两用的优点。由此可知,本创作提供使用者免开机箱 清除系统设定参数的使用方式,有效缩短传统清除系统设定参数的时间,具有便捷的效益。

图1是根据本创作系统设定储存器的外控式重置电路第一实施例的功能方块 图;图2是根据本创作系统设定储存器的外控式重置电路第二实施例的电路图;图3是根据本创作系统设定储存器的外控式重置电路的所述第一实施例的电路 图;图4是公知系统设定储存器清除电路的电路图。
具体实施方式
请参阅图1及图3,本创作系统设定储存器(130)的外控式重置电路的第一优选 实施例,其包括重置按键RST (110)、信号延迟单元(120)以及清除控制电路(140)。上述重置按键RST(IlO)设置在电脑机壳外,用来执行环境重置程序及清除所述 系统设定存储器的系统设定参数。上述信号延迟单元(120)连接至所述重置按键(110),延迟所述重置按键(110) 传来的重置信号。所述信号延迟单元(120)包括第一电阻R1、第一电子开关Si、第二电 阻R2以及电容C;所述第一电阻Rl的一端与第一正电压Vl连接;所述第一电子开关 Sl的控制端与所述重置按键(110)相连,并与所述第一电阻Rl的另一端相连,其一端接 地;所述第二电阻R2的一端与所述第一电子开关Sl的另一端相连,其另一端与第二正 电压V2相连,而所述第一电子开关Sl的另一端则连接至接地端;又所述电容C并联于 第一电子开关Sl的二端。当所述重置按键(110)未按下时,所述第一电子开关Sl的控 制端通过第一电阻Rl连接至所述第一正电压VI,而进入导通接地;若当所述重置按键 (110)按下时,所述第一电子开关Sl的控制端接至接地端而不再导通,此时所述第二正 电压V2经第二电阻R2对所述电容C充电。此外,电容C充满电必须令重置开关(110) 保持按下一段时间。上述清除控制电路(140)连接至所述信号延迟单元(120),并供系统设定储存器 (130)的电源端连接,在本实施例中,所述清除控制电路(140)为第二电子开关S2,其中 所述第二电子开关S2的控制端与所述信号延迟单元(120)的电容C连接,其一端接地, 而另一端与所述系统设定存储器(130)的所述电源供应接脚相连。因此,当所述重置按 键(110)被按下一段时间后,所述信号延迟单元(120)的电容C提供高电位电压至且第二 电子开关的控制端,令所述第二电子开关导通接地,此时所述系统设定存储器(130)的 电源端即一同接地,而达到清除设定参数的效果;因此,若电容C提供电压不足以令所 述第二电子开关S2导通,则将无法清除系统设定存储器(130)。[0018]由上述可知,当所述重置按键RST(IlO)按下的瞬间并不足以触发清除控制电 路(140)对系统设定存储器(130)进行清除动作,而必须延迟一段时间才能清除系统设定 存储器(130)的设定参数。因此,本创作直接使用机壳上的重置按键(110),若使用者 只按压重置按键(110)而不持续按压一段时间,则仅会重新启动电脑作业系统;如使用 者欲清除机壳内的系统设定存储器(130),则只要按压重置按键(110),令信号延迟单元 (120)的电容C充电达到足以触发清除控制电路(140)即可。因此,本创作直接利用重 置按键(110)作为清除按键用,仍能保留原重置按键的功能。上述第一电子开关Sl及所述第二电子开关S2可为晶体管,或更具体而言, MOSFET ;所述系统设定存储器(130)可为CMOS RAM。请参阅图2,所述系统设定储存器的外控式重置电路还包括存储器供电电路 (150)。所述存储器供电电路(150)包含有电源输入端V3、钮扣电池BAT及跳线器 JCMOS0所述电源输入端V3为外部电源,经由第一二极管Dl及第三电阻R3连接至所 述跳线器JCMOS的第一接脚;所述钮扣电池BAT经由第二二极管D2及所述第三电阻R3 连接至所述跳线器JCMOS的第一接脚;所述跳线器JCMOS的第二接脚连接至所述系统 设定存储器(130)的所述电源供应接脚,所述跳线器JCMOS的第三接脚接至低电位;正 常使用时,将第一及第二接脚短接,令存储器供电电路(150)持续供应电源予所述系统 设定存储器(130),反之欲重设系统设定存储器(130)的设定参数,则反将第二接脚短接 至第三接脚,令系统设定存储器(130)连接至低电位而清除原储存设定参数。重置按键(110)的原本功能是供使用者按处以启动电脑系统的重置,通过按触 重置按键(110)的时间长于预期时间时方启动清除系统设定参数,使单一按键可操控二 不同功能。同时,经由按触重置按键(110)清除系统设定参数的方式亦可免除必须打开 机箱,找到对应的跳线以清空系统设定参数的传统清除系统设定参数步骤,达到一键双 用及便捷操作的效益。
权利要求1.一种系统设定储存器的外控式重置电路,其包括重置按键,设置在电脑机壳外;信号延迟单元,连接至所述重置按键,延迟所述重置按键传来的重置信号;清除控制单元,连接至所述信号延迟单元,通过所述信号延迟单元连接至所述重置 按键,以取得所述延迟的重置信号,当收到所述延迟的重置信号后,在输出端输出清除 信号,其中所述输出端与系统设定存储器的电源供应接脚连接,所述系统设定存储器储 存有系统设定参数。
2.如权利要求1所述的外控式重置电路,其中所述重置按键一端连接至接地端;并且所述信号延迟单元包括第一电阻,其一端与第一正电压连接;第一电子开关,其控制端与所述重置按键另一端相连,而第二端连接至接地端,并 与所述第一电阻的另一端相连;其中所述第一电子开关的控制端通过重置按键选择性连 接至接地端;第二电阻,其一端与所述第一电子开关的第一端相连,其另一端与第二正电压相 连;以及电容,其并联于第一电子开关的第一及第二端;其中当第一电子开关导通时,所述 第二正电压通过第二电阻对所述电容充电。
3.如权利要求2所述的外控式重置电路,其中所述清除控制单元是第二电子开关,所 述第二电子开关的控制端与所述信号延迟单元的所述电容C连接,其一端接地,而另一 端与所述系统设定存储器的所述电源供应接脚相连。
4.如权利要求3所述的外控式重置电路,还包括存储器供电电路,所述存储器供电电 路包括跳线器,其包含有第一接脚、连接于所述系统设定存储器的所述电源供应接脚的第 二接脚及接地的第三接脚,其中所述第二接脚选择性与所述第一接脚及所述第三接脚接 通;电池,连接于所述第一接脚;以及外部直流电源,连接于所述第一接脚。
5.如权利要求3或4中任一项所述的外控式重置电路,其中所述第一电子开关及所述 第二电子开关是晶体管。
6.如权利要求5所述的外控式重置电路,其中所述晶体管为MOSFET。
7.如权利要求5所述的外控式重置电路,其中所述系统设定存储器为CMOSRAM。
8.如权利要求6所述的外控式重置电路,其中所述系统设定存储器为CMOSRAM。
专利摘要系统设定储存器的外控式重置电路包括重置按键、信号延迟单元及清除控制电路;其中该信号延迟单元与该重置按键的另一端连接;该清除控制电路通过该信号延迟单元连接至该重置按键;当重置按键被按下时,其重置信号会延迟一段时间再启动清除控制电路,该清除控制电路启动后,即自动清除该系统设定存储器所储存的该系统设定参数;由于该重置按键设置在机壳外,缩短需打开机箱找到对应的跳线以清空系统设定参数的时间,充分达到便捷的效益。
文档编号G06F1/24GK201796331SQ20102011665
公开日2011年4月13日 申请日期2010年2月4日 优先权日2010年2月4日
发明者徐吉昌, 潘伟, 王明义 申请人:映泰股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1