专利名称：液晶显示内容动态管理电路的制作方法
技术领域：
本实用新型涉及一种用于电子系统的液晶显示内容动态管理电路。
背景技术：
现有技术中的液晶显示接口电路，将LCD的数据总线接口、控制信号端与数字信号处理器的I/O 口连接，这种液晶显示电路的缺点在于一是将液晶显示文字、图像点阵存放在数字信号处理器的FLASH中，而该FLASH除存放液晶显示文字、图像点阵外，仍需运行其他相关目标代码，尤其在采用大屏幕液晶显示时，显示满屏内容大约需要9 IOK的贮存空间，液晶显示内容的比重在FLASH中占据相当大的空间，片内FLASH资源比较紧张；二这种硬件结构必然导致系统目标代码与液晶显示资源文件的不分离，从而无法单独配置管理液晶显示资源文件，加重了系统厂商软件维护的工作量，而用户也无法获得开放的用户界面编辑功能接口，难以实现多语种液晶显示的支持。
发明内容本实用新型的目的在于克服现有技术的缺陷，提供一种液晶显示配置管理方便、 支持多语种液晶显示的液晶显示内容动态管理电路。为实现上述目的，本实用新型采用一种液晶显示内容动态管理电路，包括数字信号处理器和IXD，所述的数字信号处理器的数据总线接至所述的IXD的数据总线，它还包括 PC、SPI存储器和SRAM，所述的PC通过串行通讯接口与所述的数字信号处理器的SCI异步串行通讯端连接，所述的SPI存储器的串行数据线与所述的数字信号处理器的SPI串行总线接口连接，所述的SRAM的并行数据接口与所述的数字信号处理器的数据总线接口连接。 采用SPI非易失性存储器存放液晶显示资源文件，实现液晶显示资源文件与目标代码相分离，节省了数字信号处理器片内FLASH资源；另外，通过PC动态加载液晶显示资源文件，使液晶显示的配置管理更加灵活，为支持多语种液晶显示奠定了基础。特别地，它还包括通用阵列逻辑电路，所述的通用阵列逻辑电路的输入端连接所述的数字信号处理器的地址线与参加译码的控制线，所述的通用阵列逻辑电路的输出端连接I/O器件包括LCD的片选信号线与读写控制信号线。采用通用阵列逻辑电路，对各I/O 器件的地址和控制信号的不同组合进行译码，大大简化了硬件和软件设计，便于系统更新。
图1是本实用新型实施例一一种液晶显示内容动态管理电路方框图。图2是本实用新型实施例二一种液晶显示内容动态管理电路原理图。
具体实施方式
如图1所示，为本实用新型实施例一一种液晶显示内容动态管理电路包括PC、SPI 存储器、SRAM、数字信号处理器和LCD，数字信号处理器的数据总线接至LCD的数据总线，PC通过串行通讯接口与数字信号处理器的SCI异步串行通讯端连接，SPI存储器的串行数据线与数字信号处理器的SPI串行总线接口连接，SRAM的并行数据接口与数字信号处理器的数据总线接口连接。通过对数字信号处理器进行软件编程，用户可利用PC将液晶显示资源文件加载至SPI存储器，液晶显示资源文件可以是多语种的液晶显示资源集合，包括中文、 英文、法文等，将液晶显示资源文件按语种分段，并将其分区存储。系统一上电，数字信号处理器从SPI存储器中取出目标语种液晶显示资源，并通过并行数据总线将液晶显示资源存入SRAM。因为SRAM的存取速度接近于数字信号处理器，液晶显示内容时，数字信号处理器从数据总线迅速读取液晶显示内容并显示。 为了增强电子系统语音提示、报警、菜单操作等的功能，挂在数字信号处理器的总线上的I/O器件也随之增多，数字信号处理器为了对I/O器件上的端口进行读写操作， 需将来自地址总线上的地址编码进行译码，本实用新型实施例二采用通用阵列逻辑电路 Ul,将数字信号处理器U5的地址线Al A4与参与译码的控制端力万、R/W、STRB、 WE, RS,否接至通用阵列逻辑电路Ul的输入端，IXD与总线缓存器U2的片选信号线 LCD_CS、LCD_245_E 及 LCD 与总线缓存器 U2 读写控制信号线 LCD_WR、LCD_RD、LCD_RESET、 DATACOMMAND、IXD_245_WR接至通用阵列逻辑电路Ul的输出端。
权利要求1.一种液晶显示内容动态管理电路，包括数字信号处理器和IXD，所述的数字信号处理器的数据总线接至所述的LCD的数据总线，其特征在于它包括PC、SPI存储器和SRAM， 所述的PC通过串行通讯接口与所述的数字信号处理器的SCI异步串行通讯端连接，所述的 SPI存储器的串行数据线与所述的数字信号处理器的SPI串行总线接口连接，所述的SRAM 的并行数据接口与所述的数字信号处理器的数据总线接口连接。
2.根据权利要求1所述的液晶显示内容动态管理电路，其特征在于它还包括通用阵列逻辑电路，所述的通用阵列逻辑电路的输入端连接所述的数字信号处理器的地址线与参加译码的控制线，所述的通用阵列逻辑电路的输出端连接I/O器件包括LCD的片选信号线与读写控制信号线。
专利摘要本实用新型涉及用于电子系统的一种液晶显示内容动态管理电路，包括数字信号处理器和LCD，所述的数字信号处理器的数据总线接至所述的LCD的数据总线，其特征在于它包括PC、SPI存储器和SRAM，所述的PC通过串行通讯接口与所述的数字信号处理器的SCI异步串行通讯端连接，所述的SPI存储器的串行数据线与所述的数字信号处理器的SPI串行总线接口连接，所述的SRAM的并行数据接口与所述的数字信号处理器的数据总线接口连接。采用SPI非易失性存储器存放液晶显示资源文件，实现液晶显示资源文件与目标代码相分离，节省了数字信号处理器片内FLASH资源；另外，通过PC动态加载液晶显示资源文件，使液晶显示的配置管理更加灵活，为支持多语种液晶显示奠定了基础。
文档编号G06F13/40GK201936297SQ201020288969
公开日2011年8月17日 申请日期2010年8月8日 优先权日2010年8月8日
发明者方兴余 申请人:浙江上方光伏科技有限公司