延迟调整装置以及延迟调整方法

专利名称：延迟调整装置以及延迟调整方法
技术领域：
本发明涉及确定用于读取数据信号的定时的选通信号的延迟调整。
背景技术：
过去，在执行数据的发送接收的SoC(SyStem on chip 单片系统)与存储器之间 的数据通信中，读取数据的一侧在接收到用于规定数据信号的读取定时的选通信号的定 时，读取承载在数据线上的数据信号。更具体地讲，读取侧检测选通信号的上升沿，并读取 承载在数据线上的数据信号。如图15所示，SoC1500与存储器1501通过数据线和选通线相连接。如果数据承载 于数据线上的定时与选通信号的上升出现偏差，则接收侧不能正确读取数据，所以需要以 可以使选通信号的上升沿多少前后移位的方式进行延迟调整，以使选通信号的上升位于数 据信号承载于数据线上的定时的中间点。即，在图15中，需要在数据信号承载于数据线上 的定时使选通信号延迟，以使选通信号的上升沿在利用延迟量E表示的定时上升。另外，此 处所说的延迟量是指从数据信号开始承载在数据线上的定时到选通信号上升为止的时间。在该延迟调整中，在SoC1500自身输出数据的情况下，可以在承载数据的定时的 中点使选通信号上升。这可以采取下述结构实现，即SoC1500自身在与选通信号相同的 定时输出数据信号，并且通过规定段数的、只保持选通信号的延迟元件后，输出给存储器 1201。另一方面，存储器1501只发挥下述作用，使输出数据信号的输出开始定时和输出 期间与选通信号的上升沿和下降沿一致并进行输出。因此，SoC1500需要自行延迟从存储 器1501受理的选通信号，检测该自行延迟后的选通信号的上升，并读取数据。把这样的确 定使该选通信号延迟多少，并使选通信号延迟所确定的量的处理称为延迟调整。专利文献1公开了在系统启动时或执行了系统重设的定时执行该延迟调整的装 置。现有技术文献专利文献专利文献1 日本特开2007-202033号公报可是，由于SoC持续动作而会随时间经过而劣化等，存在数据信号与选通信号的 定时出现偏差的情况。并且，SoC的动作温度根据负荷状态而不同，动作定时根据该温度特 性而变化，也存在数据信号与选通信号的定时出现偏差的情况。最近，SoC的动作时钟开始高速化，相应地数据信号承载在数据线上的期间也在缩 短。这就意味着对选通信号的上升的定时的要求将非常严格，在现行的SoC中要求皮秒级 规格的SoC也很常见。根据这种规格，数据信号与选通信号的偏差成为数据通信中不能进行正常的数据 传输，系统不能正常工作的主要原因。

发明内容
本发明的目的在于提供一种延迟调整装置，尽量不产生这种偏差，而且尽量不妨 碍系统的通常工作。用于解决课题的手段为了解决上述问题，本发明的延迟调整装置被搭载在设备上而进行选通信号的延 迟调整，所述设备通过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连 接，所述选通信号用于规定读取承载在数据线上的数据信号的定时，所述延迟调整装置的 特征在于，具有存储带宽监视部，监视表示所述外部存储器与所述设备之间的通信中的数 据传输量的存储带宽，并依次输出表示该存储带宽的存储带信息；以及延迟调整单元，根据 由所述存储带信息表示的存储带宽，进行所述数据信号与所述选通信号的延迟调整。发明效果根据以上所述的结构，即使系统正在工作时，延迟调整装置也能够监视在装置与 存储器之间使用的存储带宽，在所使用的存储带宽少的状态下，不多进行执行数据传输的 装置与存储器之间的数据传输。延迟调整是如下这样进行的在执行数据传输的装置与存 储器之间分几个阶段使选通信号延迟，并且实际进行数据传输，根据该数据传输成功与否， 确定选通信号的延迟量。因此，虽然当实际进行数据传输而使用一定量以上的存储带宽时， 不能执行该延迟调整用的数据传输，但在存储带宽的使用量为一定量以下时，能够执行延 迟调整用的数据传输。因此，由于系统正在工作时也能够进行延迟调整，所以能够进行与根 据系统工作所产生的发热等发生变化的工作环境相对应的延迟调整，相比以往能够抑制数 据信号与选通信号的偏差。


图1是表示实施方式1的半导体装置1的功能结构的功能框图。图2是表示实施方式1的测试访问部的功能结构的功能框图。图3是表示实施方式1的延迟量保持部的功能结构的功能框图。图4是表示实施方式1的延迟元件部的功能结构的功能框图。图5是表示实施方式1的延迟元件部的电路结构的框图。图6是表示在测试访问时使用的判定结果表的数据结构示例的数据示意图。图7是表示实施方式1的延迟调整部的延迟调整的动作的流程图。图8是表示在测试访问处理中的延迟调整部的动作的流程图。图9是表示实施方式2的半导体装置的功能结构的功能框图。图10是表示实施方式2的测试访问部的功能结构的功能框图。图11是表示实施方式2的延迟调整部的延迟调整的动作的流程图。图12是表示半导体装置的变形例的功能框图。图13是半导体装置的变形例的测试访问部的功能框图。图14是表示各个温度的延迟信息的结构示例的数据示意图。图15是表示延迟调整的内容的概要图。
具体实施例方式<实施方式1>关于作为本发明的延迟调整装置的一个实施方式的半导体装置，参照附图进行说明。< 结构 >图1是表示半导体装置1的功能结构的功能框图。半导体装置1例如是在数字播 放接收装置、手机、BD(Blu-ray Disc 蓝光光盘)再现装置、BD录象装置等民用设备和工业 设备中使用的装置。半导体装置1构成为包括半导体集成电路10和存储器电路190。半导体集成电路10是由SoC等、实现视频解码处理和数据传输处理等各种功能的 半导体构成的电子电路。半导体集成电路10具有与存储器电路190之间执行数据的发送 接收的功能。如图1所示，半导体集成电路10构成为包括延迟调整部100、第1传输主机部 160、仲裁部170和存储器数据发送接收部180。延迟调整部100具有执行在半导体集成电路10与存储器电路190之间进行的数 据发送接收中的数据信号与选通信号的延迟调整的功能。延迟调整部100构成为包括访问 目的地转换部110、数据保存部120、延迟元件部130、延迟量保持部140和测试访问部150。 并且，延迟调整部100具有不仅执行数据信号和选通信号的延迟调整，也执行控制信号和 地址信号的延迟调整的功能。访问目的地转换部110具有如下功能在执行测试访问时，根据来自测试访问部 150的指示，确定在测试访问时写入测试访问用数据的区域，在从测试访问部150受理了表 示数据保存的信号时，将位于所确定的区域中的数据保存到数据保存部120中。并且，访问 目的地转换部110具有将存放了在执行测试访问时所保存的数据的地址存储在转换表111 中的功能，还具有在测试访问结束时获取在数据保存部120中保存的数据，并复原到原来 存储的地址中的功能。另外，访问目的地转换部110在不执行测试访问的定时，将从存储器 数据发送接收部180传输来的信号直接传输给延迟元件部130，或者将从延迟元件部130传 输来的信号直接传输给存储器数据发送接收部180。数据保存部120是在延迟调整部100执行延迟调整的定时，用作如下数据的保存 目的地的存储器，该数据存在于用于保持半导体集成电路10内数据通信时的数据的存储 器中，数据保存部120具有在执行测试访问时保持从访问目的地转换部110输出的保存数 据的功能。并且，数据保存部120还具有按照来自访问目的地转换部110的指示，输出所保 持的保存数据的功能。延迟元件部130具有如下功能将接收到的数据信号直接进行传输，并且使用于 规定读取该数据信号的定时的选通信号延迟由延迟量保持部140指定的延迟量，并进行输 出。在向存储器电路190写入数据的情况下，延迟元件部130使第1数据信号133承载在 数据线上而进行输出，并且使承载在选通线上的第1选通信号134延迟而进行输出。在从 存储器电路190读出数据的情况下，延迟元件部130使从存储器电路输出的承载在选通线 上的第1选通信号134延迟，检测延迟后的第1选通信号134的上升沿，而读取承载在数据 线上的第1数据信号133。并且，延迟元件部130也具有根据需要使其它信号，即控制信号、 地址信号、数据信号等延迟的功能。关于延迟元件部130的详细情况将在后面进行说明。延迟量保持部140具有保持表示使选通信号延迟多少的延迟量，并通知延迟元件 部130的功能。并且，延迟量保持部140还具有保持表示使除选通信号之外的信号延迟多少的延迟量，并通知延迟元件部130的功能。各个延迟量由测试访问部150进行设定。关 于延迟量保持部140的详细情况将在后面进行说明。测试访问部150具有在满足了条件的情况下进行数据信号与选通信号的延迟调 整的功能。测试访问部150确定延迟量，并进行向存储器电路190的测试访问，根据数据传 输成功与否来执行延迟调整。测试访问部150根据当前的延迟量以及其前后以IOps为单位 移位的延迟量共合计7个延迟量，分别向存储器电路190写入数据5次，再次读出所写入的 该数据，并判定写入前的数据与所读取的数据是否一致。并且，测试访问部150计算5次测 试访问全部成功的延迟量的平均值，把所计算的延迟量作为当前的延迟量，并对延迟量保 持部140进行设定。把进行该测试访问并计算延迟量，并将所计算的延迟量作为当前使用 的延迟量的处理称为延迟调整。关于测试访问部150的更详细的情况将在后面进行说明。第1传输主机部160是CPU (Central Processing Unit :中央处理单元)或 DMAC(Direct Memory Access Controler :直接存储器访问控制器)等，具有在与存储器190 之间执行数据传输的功能。第1传输主机部160使用仲裁部170和第二控制线信号161、 第二地址信号162、第二数据信号163等，向存储器电路190执行存储器访问。第二控制线 信号161是指定数据访问的类别(读出/写入)的信号。第二地址信号162是指定存储器 电路190的访问目的地的地址的信号。第二数据信号163是实际写入或者读出的数据的信 号。后面，关于控制线信号、地址信号、数据信号，虽然其前面附带的序号不同，但其意思是 相同的。即，控制线信号用于规定存储器访问的类别，地址信号用于指定存储器电路190的 地址，数据信号用于表示实际传输的数据的信号。仲裁部170具有在存在多个存储器访问请求的情况下，按照预先确定的优先度选 择一个存储器访问请求的功能。例如，仲裁部170具有如下功能在除第1传输主机部160 之外的传输主机(未图示)也执行与存储器电路190的数据通信的情况下，预先在第1传 输主机部160与除第1传输主机部160之外的传输主机之间进行优先顺序设定，并准许优 先度高的访问请求。在本实施方式中，仲裁部170受理来自第1传输主机部160的访问和 来自测试访问部150的访问，并使来自测试访问部150的访问优先。存储器数据发送接收部180根据第四控制线信号171、第四地址信号172、第四数 据信号173，生成在半导体集成电路10向存储器电路190进行存储器访问时使用的第一控 制线信号131、第一地址信号132、第一数据信号133、第一选通信号134的延迟处理前的信 号即第五控制线信号181、第五地址信号182、第五数据信号183、第二选通信号184，并与延 迟调整部100之间执行输入输出。存储器电路 1Θ0 是以 DDR3-SDRAM(Double-Data_Rate3Synchronous Dynamic Randam Access Memory)等为代表的、由半导体构成的电子电路，存储器电路190具有按照 来自外部的请求来保持数据、或者按照来自外部的请求来输出所保持的数据的功能。存储 器电路190通过第一控制线信号131、第一地址信号132、第一数据信号133、第一选通信号 134与半导体集成电路10连接。存储器电路190具有按照从半导体集成电路10输出的第 一控制线信号131，保持从半导体集成电路10传输来的数据的功能。并且，存储器电路190 也具有按照从半导体集成电路输出的第一控制线信号131，将对半导体集成电路10指定的 数据输出给第一数据信号133的功能。图2是详细表示测试访问部150的结构示例的功能框图。
如图2所示，测试访问部150构成为包括测试访问发行部201、测试状态保持部 202、测试区域指定部203、测试标志保持部204、保存标志保持部205、测试开始判定部210、 延迟量计算部220、和0K/NG判定部230。测试访问发行部201具有在来自测试状态保持部202的表示动作状态的信号从 “0”变为“1”的定时，发行测试访问的功能。测试访问发行部201通过控制线信号151指 定数据的读出/写入，通过地址信号152指定存储器电路190的访问目的地的地址，并通过 数据信号153进行写入的判定原数据的传输、和从存储器电路190读取的数据的传输。在 执行测试访问时，测试访问发行部201发行用于写入由0K/NG判定部230的判定原数据保 持部231保持的数据的访问请求。在受理针对该访问请求的访问完成时，测试访问发行部 201接着发行用于再次读取所写入的数据的访问请求，根据该访问请求，将从存储器电路 190传输来的数据传输给0K/NG判定部230。通过数据信号输出写入的判定原数据，并接收 从存储器电路190读取了所写入的判定原数据的数据。测试状态保持部202具有保持表示半导体集成电路10的测试访问的状态的信息 的功能。该状态包括·测试状态，而且是读出由0K/NG部10001使用的在判定原数据保持部100010中 存储的判定原数据的状态，·测试状态，而且是变更延迟量并进行测试访问的状态，·测试状态，而且是向测试用的存储器电路11进行写入的状态，·测试状态，而且是产生了来自诸如第一传输主机部101的本系统的存储器访问 的状态，等。另外，测试状态保持部202的值能够由本系统使用者直接设定，也能够通过来自 测试开始判定部210的测试开始请求信号等进行设定。在此，在输出了表示测试开始的信 号的情况下，当测试开始判定部210作为保持表示是测试状态的信息的单元来保持该信息 时，测试访问发行部201发行测试访问用的访问请求。测试区域指定部203具有指定将从存储器电路190读取的用于延迟调整用的判定 原数据，记录在半导体集成电路10保持的存储器的哪个区域中的功能，并具有将该地址通 知给测试访问发行部201的功能。测试标志保持部204具有保持表示是否执行测试访问的标志的功能，并具有将该 标志通知给测试访问发行部201的功能。由测试标志保持部204保持的信息是1比特的数 据，如果是“0”，则表示通常动作状态，如果是“ 1”，则表示测试访问状态。保存标志保持部205具有保持表示是否应该将数据保存在数据保存部120中的功 能，并具有将该标志通知给延迟量保持部140的功能。当在由测试区域指定部203指定的 区域中已经存储有数据的情况下，由保存标志保持部205保持的数据成为表示应该将数据 保存在数据保存部120中的“1”，在除此之外的情况下为“0”。测试开始判定部210具有判定是否是执行测试访问的定时的功能，并具有在判定 为是应该执行测试访问的定时的情况下，将该情况通知给测试状态保持部202的功能。具 体地讲，测试开始判定部210构成为包括测试条件设定部211、存储器宽度监视部212、和判 定部213。测试条件设定部211具有设定并保持用于确定执行测试访问的定时的条件的功能。该设定例如能够从与半导体装置1连接的PC进行数值的设定，或者利用设于半导体装 置1的双列直插开关等进行设定。测试条件设定部211具有保持所使用的存储带宽为规定 的阈值以下的条件，作为用于开始测试访问的条件，并将该条件通知给判定部213的功能。存储器宽度监视部212具有监视第一数据信号133而监视所使用的存储带宽的功 能，并具有将所使用的存储带宽定期(例如每1分钟)通知给判定部213的功能。判定部213具有判定由存储器宽度监视部212通知的所使用的存储带宽是否满足 由测试条件设定部211通知的条件的功能。在该判定中，在判定为肯定、即满足条件的情况 下，判定部213具有通知测试状态保持部202将要进入测试访问状态的功能。延迟量计算部220具有根据进行测试访问而得到的结果，计算最新的延迟量的功 能。延迟量计算部220构成为包括延迟元件指定部221、延迟抽头(tap)量保持部222、抽 头次数保持部223、测试延迟量计算部224、测试完成判定部225、和最佳值设定部226。延迟元件指定部221具有输出用于指定使用延迟量保持部140的哪个延迟量保持 部的信号的功能。延迟抽头量保持部222具有保持延迟一次所用的延迟量的功能。在本实施例中， 延迟抽头量保持部222作为保持IOps的延迟量的单元。S卩，延迟调整是以IOps单位来进 行的。抽头次数保持部223具有在进行测试访问时，保持用于规定使延迟量移位几次的 次数的功能。例如，在抽头次数保持部223保持次数为3次的情况下，对于测试访问，意味 着根据当前的延迟量、以及在其前后只移位了由延迟抽头量保持部222保持的延迟量后的 延迟量来执行测试访问。在本实施方式中，设抽头次数保持部223保持抽头次数为7次。 由于由延迟抽头量保持部222保持的延迟量为10ps，所以测试访问是根据“当前的延迟 量-30ps”、“当前的延迟量_20ps”、“当前的延迟量-10ps”、“当前的延迟量”、“当前的延迟 量+10ps”、“当前的延迟量+20ps”、“当前的延迟量+30ps”、合计7次的延迟量来执行测试 访问ο测试延迟量计算部2 具有确定使延迟量相对于当前的延迟量变化多少的功能， 并具有将在测试访问时使用的延迟量通知给延迟量保持部140的功能。该延迟量是根据由 延迟抽头量保持部222保持的延迟量和由抽头次数保持部223保持的抽头次数而确定的， 并被确定为未执行的测试访问的延迟量。测试完成判定部225具有根据是否按照由抽头次数保持部223所示的次数，分别 进行了规定次数(在本实施方式中是5次)的测试访问，判定测试访问是否完成的功能，并 具有在测试访问完成的情况下，通知最佳值设定部2 测试访问完成的功能。最佳值设定部2 在由测试完成判定部225通知测试访问结束时，获取由0K/NG 判定部230保持的判定结果表^4。并且，最佳值设定部2 具有根据判定结果表234计算 最佳的延迟量，并对延迟量保持部140进行设定的功能。0K/NG判定部230具有判定由测试访问部150执行的测试访问成功与否的功能，并 具有保持表示该判定结果的信息，将该信息通知给延迟量计算部220的功能。0K/NG判定部230构成为包括判定原数据保持部231、测试读出数据保持部232、数 据比较部233、判定结果表234。判定原数据保持部231具有在执行测试访问时对写入存储器电路190的判定原数据进行保持的功能。只要该判定原数据是能够写入存储器电路190的形式的特定模式的数 据，则可以是任何数据，例如可以是数据0 X 5a5a5a5a,也可以是4比特或8比特的数值数据 等。并且，判定原数据保持部231具有将所保持的判定原数据通知给数据比较部233的功 能。该判定原数据是被预先设定的。测试读出数据保持部232具有保持通过测试访问读出曾一度被写入存储器电路 190的判定原数据所得到的数据的功能，并且保持从测试访问发行部201传输来的数据。测 试读出数据保持部232具有如下功能保持在每一次的测试访问时所读取的数据(以后也 称为读取判定原数据)，并在每当所保持的数据被更新时，将所保持的读取判定原数据输出 给数据比较部233。数据比较部233将从判定原数据保持部231输出的判定原数据和从测试读出数据 保持部232输出的读取判定原数据进行比较，并判定是否一致。在一致的情况下，意味着基 于当前的选通信号的延迟量的数据通信成功。并且，在不一致的情况下，意味着数据通信失 败，并意味着当前的选通信号的延迟量对数据通信造成障碍。在判定原数据与读取判定原 数据一致的情况下，数据比较部233将表示数据通信成功的信息，与此时的测试访问的延 迟量相对应地登记在判定结果表234中，在不一致的情况下，将表示数据通信失败的信息， 与此时的测试访问的延迟量相对应地登记在判定结果表234中。判定结果表234是表示最佳值设定部2 在计算最佳的延迟量时所参照的测试访 问成功与否的信息。图6表示判定结果表234的一个结构示例的数据示意图。如图6所示，判定结果表234是对应各个延迟量来表示所进行的测试访问成功与 否的信息，是将选通信号的延迟量601与0K/NG判定602相对应的信息。在本实施例中，设 为针对各个延迟量进行5次测试访问，并且登记各次的测试访问成功与否。在图6所示的 判定结果表中，利用“ O，，表示数据传输成功的情况，利用“ X，，表示数据传输失败的情 况。例如，在图6中，表示在“当前的延迟量-10ps”的情况下，即选通信号的上升相比 当前状况提前IOps的情况下，只有第3次的测试访问失败的示例。根据图6所示的判定结 果表234的情况，测试访问全部成功的“当前”、“当前+10ps”、“当前+20ps”的平均值，S卩“当 前+10ps”，也就是使选通的上升相比当前的延迟量只滞后了 IOps的新的延迟量，被保持到 延迟量保持部140中。图3是表示延迟量保持部140的功能结构的功能框图。如图3所示，延迟量保持部140构成为包括当前控制线信号比特0用延迟量保持 部301、当前控制线信号比特1用延迟量保持部302、当前地址比特0用延迟量保持部303、 当前地址比特1用延迟量保持部304、当前数据信号比特0用延迟量保持部305、当前数据 信号比特1用延迟量保持部306、当前选通信号用延迟量保持部307、测试用控制线信号比 特0用延迟量保持部311、测试用控制线信号比特1用延迟量保持部312、测试用地址比特0 用延迟量保持部313、测试用地址比特1用延迟量保持部314、测试用数据信号比特0用延 迟量保持部315、测试用数据信号比特1用延迟量保持部316、测试用选通信号用延迟量保 持部317、和选择器321 327。当前控制线信号比特0用延迟量保持部301具有保持使在当前使用的控制线信 号的比特0的信号线上承载的信号延迟的延迟量的功能，并具有将该延迟量输出给选择器321的功能。并且，由当前控制线信号比特0用延迟量保持部301保持的延迟量，在测试访 问结束时通过测试访问部150更新为最新的延迟量。测试用控制线信号比特0用延迟量保持部311具有保持使在测试访问时使用的控 制线信号的比特0的信号线上承载的信号延迟的延迟量的功能，并具有将该延迟量输出给 选择器321的功能。由测试用控制线信号比特0用延迟量保持部311保持的延迟量，在执 行测试访问时，每当变更延迟量时通过测试访问部150而被更新。选择器321具有如下功能按照来自测试访问部150的指示，在由延迟元件指定部 221输出的表示是哪个延迟元件部的信号，为表示是控制线信号比特0的信号的情况下，根 据从测试状态保持部202输出的表示是否是测试状态的信号147，选择从当前控制线信号 比特0用延迟量保持部301输出的信号、和从测试用控制线信号比特0用延迟量保持部311 输出的信号中的任意一方信号，并输出给延迟元件部130。具体地讲，在从测试状态保持部 202输出的信号表示正在执行测试访问的情况下，选择器321选择并输出由测试用控制线 信号比特0用延迟量保持部311保持的延迟量，在除此之外的情况下，输出由当前控制线信 号比特0用延迟量保持部301保持的延迟量。关于其它的当前用延迟量保持部(302 307)、测试用延迟量保持部(312 317)、选择器(322 327)，只是成为控制对象的线和延迟量分别不同，并且是输出利用各 自的功能部分的名称表示的信号的延迟量的结构，所以省略详细说明。图4是表示延迟元件部130的功能结构的功能框图。如图4所示，延迟元件部130构成为包括控制线信号比特0用延迟元件部401、控 制线信号比特1用延迟元件部402、地址信号比特0用延迟元件部403、地址信号比特1用 延迟元件部404、数据信号比特0用延迟元件部405、数据信号比特1用延迟元件部406、和 选通信号用延迟元件部407。控制线信号比特0用延迟元件部401具有使控制信号的第0比特的信号延迟的功 能。控制线信号比特1用延迟元件部402具有使控制信号的第1比特的信号延迟的功 能。地址信号比特0用延迟元件部403具有使地址信号的第0比特的信号延迟的功 能。地址信号比特1用延迟元件部404具有使地址信号的第1比特的信号延迟的功 能。数据信号比特0用延迟元件部405具有使数据信号的第0比特的信号延迟的功 能。数据信号比特1用延迟元件部406具有使数据信号的第1比特的信号延迟的功 能。选通信号用延迟元件部407具有使选通信号延迟的功能。各个延迟元件部使所输入的信号延迟由延迟量保持部140内的对应的延迟量保 持部输出的延迟量(331 337)，并进行输出。在本实施方式中，延迟调整基本上是在数据信号与选通信号之间进行的，这种情 况时的重要构成要素是选通信号用延迟元件部407，但通过具有控制线信号比特0用延迟
11元件部401、控制线信号比特1用延迟元件部402、地址信号比特0用延迟元件部403、地址 信号比特1用延迟元件部404，例如当在地址信号0比特与地址信号1比特之间产生了偏差 的情况下等，也能够修正该偏差。在地址信号之间存在偏差的情况下，将不能传递正确的地 址，因而也能够应对这种情况。图5是详细表示选通信号用延迟元件部407的电路结构的框图。选通信号用延迟元件部407具有如下结构在从半导体集成电路侧向存储器电路 190写入数据的情况下、和从存储器电路190读取数据的情况下，使选通信号延迟的结构。如图4所示，选通信号用延迟元件部407构成为包括发送用的延迟元件组 (501a 501η)、接收用的延迟元件组(50 502η)、选择器503、选择器504。另外，此处 的延迟元件只要是为了使延迟量移位所需要的数量的延迟元件即可，例如，可以是将数据 信号承载在数据线上的时间除以延迟元件的延迟元件量而得到的数量以上的延迟元件，此 处的η是所需要的任意数量。各个延迟元件(501a 501n、502a 502η)分别具有使所输入的信号延迟IOps 的功能，例如由闩锁电路等构成。选择器503具有选择由延迟量保持部140的延迟元件指定部指定的延迟元件的输 出信号并进行输出的功能。选择器503用于从半导体集成电路10侧向存储器电路190侧 输出选通信号。选择器504具有选择由延迟量保持部140的延迟元件指定部指定的延迟元件的输 出信号并进行输出的功能。选择器504用于从存储器电路190侧向半导体集成电路10侧 输出选通信号。另外，其它延迟元件的电路结构大致相同，所以省略说明。但是，选通信号是双向 传输的，所以需要具有双向的结构，但是关于控制线信号和地址信号，由于只是从半导体集 成电路10向存储器电路190的方向发送，所以也可以设置只是从半导体集成电路10向存 储器电路190的方向的延迟元件及选择器。〈动作〉图7是表示延迟调整部100的延迟调整的动作的流程图。半导体装置10通过接通电源或者系统重设，产生初始化(步骤S701)。然后，延迟调整部100执行系统启动时的延迟调整(步骤S702)。该处理可以是设 定预先确定的初始值，也可以是后面叙述的执行测试访问处理的延迟调整。测试访问部150的存储器宽度监视部212检测通常使用的存储带宽，并通知判定 部213。并且，判定部213定期(例如每1分钟)判定该存储带宽是否小于由测试条件设定 部211预先确定的阈值(步骤S703)。在所使用的存储带宽为规定阈值以上的情况下(步骤S703 否)，不做任何处理即 返回步骤S703。在所使用的存储带宽小于规定阈值的情况下(步骤S703 是)，访问目的地转换部 110在由保存标志保持部205保持的信息表示使用数据保存部120时，将在作为测试访问用 而使用的存储器的区域中保持的数据保存到数据保存部120中(步骤S704)。此时，测试状 态保持部202保持表示是测试状态的信息。在根据需要保存数据后，以测试状态保持部202保持了表示是测试状态的信息为契机，延迟调整部100的测试访问部150执行延迟调整用的测试访问处理(步骤S705)。关 于测试访问处理的详细情况，将在后面使用图8进行说明。测试访问部150的延迟量计算部220使用进行测试访问处理而得到的结果，对延 迟量保持部140设定所计算的延迟量作为当前的延迟量(步骤S706)。在测试访问处理结束后，访问目的地转换部110使用转换表111，将为了测试访问 处理而保存在数据保存部120中的数据改为存储在原来存储的地址中(步骤S707)，并返回 步骤S703。通过反复进行步骤S703 S707的处理，在所使用的存储带宽低时进行延迟调整， 由此即使系统正在工作时也能够进行延迟调整，因而能够修正由于系统工作而形成的温度 变化和随时间经过而形成的劣化等所产生的数据信号与选通信号的偏差。图8是表示在图7所示流程图的步骤S705的测试访问处理中的延迟调整部150 的详细动作的流程图。测试访问发行部201从0K/NG判定部230获取判定原数据(步骤S801)。延迟量计算部210确定使延迟量相对于当前的延迟量移位多少，并对延迟量保持 部140设定在测试访问时使用的延迟量(步骤S802)。具体地讲，延迟元件指定部221输出 表示选通信号的信息，测试状态保持部202输出表示是测试状态的信息，延迟量计算部220 输出此时的延迟量，由此对延迟量保持部140的测试用选通信号用延迟量保持部设定从延 迟量计算部220所输出的延迟量，选择器327选择该延迟量，并作为信号337输出给延迟元 件部130。由此，延迟元件部130的选通信号用延迟元件407输出使所输入的信号延迟该延 迟量的选通信号。测试访问发行部201对仲裁部170发行用于将所获取的判定原数据写入存储器电 路190的访问请求。仲裁部170受理表示测试访问的访问请求时，优先将该访问请求传递 给存储器数据发送接收部180。然后，执行用于向存储器电路190写入判定原数据的访问。在受理来自存储器电路190的表示写入完成的信号时，测试访问发行部201接着 发行用于读出应该被写入存储器电路190的判定原数据的访问请求。并且，对应于该访问 请求，从存储器电路190输出的读取判定原数据，通过测试访问发行部201被写入测试读出 数据保持部232中(步骤S803)。然后，数据比较部233根据从判定原数据保持部231输出的判定原数据、与从测试 读出数据保持部232输出的读取判定原数据是否一致，判定测试访问成功与否。并且，数据 比较部233将该测试访问成功与否登记在判定结果表234中(步骤S804)。延迟量计算部220判定是否已根据测试访问的当前延迟量执行了预先确定的次 数(此处是5次)的测试访问(步骤S805)。该判定是这样进行的计数自身执行测试访 问的次数，并保持该次数，根据其值是否达到预先确定的次数来执行该判定。在没有执行的情况下(步骤S805:否)，返回步骤S803。在已执行的情况下(步 骤S805 是)，测试完成判定部225根据是否已按照由抽头次数保持部223保持的抽头次数 改变了延迟量，判定是否在根据预先确定的全部延迟量执行测试访问(步骤S806)。在没有执行的情况下(步骤S806 否)，返回步骤S802。在已执行的情况下(步 骤S806 是)，测试完成判定部225将该情况通知最佳值设定部226。接收到该通知，最佳 值设定部2 从0K/NG判定部230获取判定结果表234。
最佳值设定部2 在所获取的判定结果表234中针对各个延迟量，检索其测试访 问成功与否结果为全部成功的延迟量。并且，针对测试访问成功与否结果为全部成功的延 迟量，计算该延迟量的平均值作为最佳的延迟量。并且，对延迟量保持部140的当前选通信 号用延迟量保持部设定所计算的延迟量(步骤S807)，并结束测试访问处理。通过以上动作，即使是在除了初始化定时和重设定时之外的定时、即系统正在工 作时，延迟调整部100也能够进行延迟调整，能够修正数据信号与选通信号的偏差。〈实施方式2>在上述实施方式1中，说明了在所使用的存储带宽低于规定阈值的情况下执行延 迟调整的方法。但是，当在半导体集成电路10与存储器电路190之间以规定阈值以上持续 进行数据传输时，上述实施方式1所示的半导体装置1将产生不能执行延迟调整的情况。因此，在本实施方式2中公开了具有也能够应对这种情况的延迟调整部的半导体 装置2。〈结构〉图9是表示实施方式2的半导体装置2的功能结构的功能框图，图10是表示实施 方式2的测试访问部950的功能结构的功能框图。实施方式2的半导体装置20与实施方 式1不同，具有延迟调整部900。延迟调整部900与实施方式1所示的延迟调整部100的不 同之处在于具有测试访问部950，测试访问部950与测试访问部150的不同之处在于具有测 试开始判定部1210来取代测试开始判定部210。在实施方式1中，在所使用的存储带宽小于规定的阈值的定时执行延迟调整，与 此相对，测试访问部950的不同之处在于，在自半导体装置2启动开始每当经过规定的时间 时执行延迟调整。如图10所示，测试开始判定部1210构成为包括测试条件设定部1211、经过时间测 定部1212、和测试开始判定部1213。测试条件设定部1211具有保持用于执行测试访问的条件，并将该条件通知给判 定部213的功能。该条件是指从前一次进行延迟调整起经过了规定时间。经过时间测定部1212是测定所经过的时间的定时器，具有将所计数的时刻通知 给判定部213的功能。经过时间测定部1212每当执行测试访问时将定时器重设。测试开始判定部1213具有根据由经过时间测定部1212通知的时刻，判定是否经 过了由测试条件设定部1211通知的时间的功能。在经过了由测试条件设定部1211通知的 时间的情况下，测试开始判定部1213将由测试状态保持部202保持的动作状态从通常状态 变更为测试状态。〈动作〉在此，说明实施方式2的半导体装置2的动作。在此，省略与实施方式1所示的动 作相同的部分的说明，只说明不同之处。图11是表示实施方式2的半导体装置2的动作的流程图。在图11所示的流程图 中，对于被赋予了与图7所示的流程图相同的步骤序号的动作，视为进行与其相同的动作， 并省略其说明。实施方式2中的动作的不同之处在于图11所示流程图中的步骤Sl 103的动作。 即，测试访问开始、即延迟调整开始用的条件判定不同。
测试开始判定部1010的测试开始判定部1013根据由经过时间测定部1012通知 的时间，判定是否经过了由测试条件设定部1011设定的时间(步骤S1103)。并且，在经过 了规定时间的情况下(步骤S1103 是)，开始延迟调整的处理即测试访问处理(步骤S704 以后的处理)。由此，能够自半导体装置2启动开始每当经过了规定时间时，延迟调整部900强制 执行延迟调整，因而即使是在半导体集成电路20与存储器电路190之间连续执行数据传 输、而不能执行测试访问的状态下，也能够调整数据信号与选通信号的偏差。并且，在为了 测试访问而使用的在存储器区域中存储的数据，暂且被保存在数据保存部120中，所以原 本位于该区域中的数据能够在测试访问后复原，能够形成不会对系统工作产生任何障碍的 结构。〈补充〉在上述实施方式中说明了本发明的实施方法，但本发明的实施方式当然不限于这 些方法。下面，对除上述实施方式之外的、作为本发明而包含的各种变形例进行说明。(1)在上述实施方式1及上述实施方式2中，披露了在所使用的存储带宽为规定的 阈值以下的情况下、和每隔预先确定的时间的情况下执行延迟调整的示例，但也可以构成 为将两个实施方式进行组合，由延迟调整部在两种情况下执行延迟调整。即，也可以构成为 监视存储带宽，并在达到规定的阈值以下的定时执行延迟调整，并且在每当经过规定的时 间时强制执行延迟调整。通过形成这种结构，与只执行一种处理的情况相比，能够进一步降 低由于数据信号与选通信号产生偏差而使得数据通信失败的概率。(2)在上述实施方式1中构成为在所使用的存储带宽小于规定的阈值的情况下， 一定执行测试访问，但也可以构成为不一定每次都执行测试访问。例如，也可以构成为在前 一次进行延迟调整后还没有经过规定时间的期间，不执行测试访问。由此，能够减轻半导体 集成电路10的处理负担。(3)在上述实施方式中披露了下述结构，第1传输主机部160同时输出数据信号和 选通信号，并通过选通信号用延迟元件部使选通信号延迟，并输出给存储器电路190，由此 使存储器电路190读取数据。但是，在第1传输主机部160成为数据的输出侧的情况下，也可以构成为不对选通 信号用延迟元件部分配输出用的延迟元件，而在相对于第1传输主机部输出数据信号的定 时延迟所确定的时间后，输出选通信号。(4)在上述实施方式中，在确定延迟量时，在当前延迟量的前后30ps的范围内，以 IOps单位执行合计7个延迟量的测试访问，并判定数据传输成功与否，但是如果能够获取 足以确定延迟量的数据，则也可以在前后20ps的范围内，判定基于IOps单位的合计5个延 迟量的成功与否。如果所测定的延迟量的个数减少，则能够缩短用于确定延迟量的时间，如 果个数增多，则能够增加所确定的延迟量的可靠度。并且，针对各个延迟量都执行5次测试访问，而判定数据传输成功与否，但其次数 不限于5次，例如，也可以是1次或者4次或者7次等。如果次数减少，则能够缩短用于确 定延迟量的时间，如果次数增多，则能够增加所确定的延迟量的可靠度。并且，在上述实施方式中，以IOps单位使延迟量出现移位，并判定数据传输成功 与否，但根据延迟元件的延迟量，也可以是5ps单位或者20ps单位。
并且，在上述实施方式中，针对各个延迟量选择5次数据传输全部成功的延迟量， 并取其平均，但也可以构成为获取对执行了测试访问的各个延迟量乘以5次中成功几次的 比率而得到的各个延迟量的平均值。(5)在上述实施方式中记载了根据系统的工作状态、尤其是工作温度，有可能产生 数据信号与选通信号的偏差。因此，此处公开了根据该温度来确定延迟量的结构。为了实 现该结构，预先通过实际设备的模拟，对系统测定与其工作温度对应的最佳的延迟量。通过 该模拟而得到的延迟量的最佳值被作为各个温度的延迟信息，存储在延迟调整部中。图12表示包括该延迟调整部的半导体装置的结构。图12所示的延迟调整部1200 在实施方式1所示的结构基础上，还具有温度传感器1201。温度传感器1201具有测定周围温度的功能，并具有将所测定的温度定期(例如每 30秒)通知给测试访问部150的功能。如图13所示，测试访问部150的延迟量计算部1220在实施方式1所示的延迟量 计算部220的结构基础上，还保持各个温度的延迟信息1301。图14表示各个温度的延迟信息1301的结构示例。图14是表示各个温度的延迟 信息1301的一个结构示例的数据示意图。如图14所示，各个温度的延迟信息是指表示由温度传感器1201测定的温度1401、 和与此时系统使用的全部存储带宽1402对应的延迟量的信息。另外，利用图14所示的延 迟量表示的值只是一个示例，该值当然根据系统而不同，规定了与搭载的系统相对应的最 佳的值。该值是通过半导体装置3的出厂前的动作模拟等而获取的。在该各个温度的延迟信息中，将温度划分为小于40度和40度以上的情况，将带 宽划分为1200MbpS、2400MbpS的情况。另外，此处示出的只是一个示例，也可以更细密地 划分温度及带宽，存储带宽也可以不是固定的值，而规定为规定的幅度、例如1000Mbps 2000Mbps等形式。测试访问部1250在执行测试访问的定时，根据由温度传感器1201通知的温度来
确定基本延迟量。并且，如上述实施方式1所示，使该基本延迟量以IOps单位前后移位由抽头次数 表示的量，并分别测定各5次的数据传输成功与否。并且，将5次数据传输都成功的延迟量 的平均值设定为新的延迟量。通过形成这种结构，能够进行与系统的温度状况匹配的合适的延迟量设定。另外，该结构也可以构成为由实施方式2所示的延迟调整部900保持。并且，也可 以将各个温度的延迟信息1301所表示的延迟量用作在系统启动时、重设时设定的延迟量。并且，在具有温度传感器1201的情况下，也可以构成为将该温度传感器1201示出 的温度超过规定温度的情况(例如超过40°C的情况)作为执行测试访问的契机。根据半 导体集成电路10的动作温度，有时会产生数据信号与选通信号的偏差，因而能够应对这种 情况。在把温度传感器1201的温度作为延迟调整的条件时，各个温度的延迟信息将更加有 用。(6)在上述实施方式中，延迟元件部构成为根据由延迟量保持部140指示的延迟 量，选择器503、504选择并输出来自一个延迟元件的输出信号。延迟元件部也可以形成为 以下结构。
S卩，不按照图5所示将延迟元件串联连接，而是将延迟量分别不同的延迟元件(使 选通信号延迟IOps的延迟元件、使选通信号延迟20ps的延迟元件、…、使选通信号延迟 IOOps的延迟元件、…)并联配置。并且，在从各个延迟元件输出的选通信号所表示的定时， 将判定原数据写入存储器电路190的各个不同的区域中，读取被写入到各个不同的区域中 的数据，将读取的各个读取判定原数据和判定原数据进行比较，而判定数据传输成功与否。 由此，在进行测试访问时不需执行改变延迟量的测试访问，例如，在上述实施方式1中针对 7个延迟量的测试访问分别执行5次、合计35次的测试访问，而如果将延迟元件并联配置， 则只需执行5次测试访问即可，能够缩短测试访问所需要的时间。(7)关于在上述实施方式中示出的延迟量，以秒单位进行了说明，但只要是能够规 定使信号延迟多少的单位即可，也可以利用除秒之外的单位、即相位(度)来规定延迟量。 在这种情况下，将上述实施方式所示的延迟调整部称为相位调整部比较适合，将上述实施 方式中的延迟量称为相位变化量，并规定使选通信号的相位延迟几度。(8)在上述实施方式中，在一次开始测试访问后即执行测试访问一直到最后，并更 新延迟量，但也可以构成为在存储带宽在测试访问中达到规定的阈值以上的情况下，中断 测试访问。此时，可以构成为将测试访问的数据(根据哪个延迟量来执行测试访问、或者基 于测试访问的数据传输成功与否的信息)保留在存储器等中，当中断之后存储带宽再次小 于规定的阈值时，从中断之处开始继续进行测试访问。并且，也可以在中断测试访问之后， 在存储带宽小于规定阈值的情况下，再次从最初开始执行测试访问。(9)在上述实施方式1中，存储带宽监视部212构成为监视每1分钟的存储带宽， 但是不限于每1分钟，也可以根据系统的工作环境进行变更，例如可以每20秒钟、每2分 钟。(10)图1、2、3、4、9、10、12、13所示的半导体装置1、2、3的各个功能单元可以被集
成在一个或多个LSI (Large Scale htegration 大规模集成电路)来实现。并且，多个功 能单元也可以利用一个LSI实现。LSI根据集成程度的不同，有时也被称为ICantegrated Circuit 集成电路)、系 统 LSI、VLSI (Very Large Scale Integration :较大规模集成电路)、SLSI (Super Large Scale Integration : ^ !^]) > ULSI (Ultra LargeScale Integration 模集成电路)等。并且，集成电路化的方法不限于LSI，也可以利用专用电路或通用处理器实现。也 可以采用在制作LSI后能够编程的FPGA(Field ProgrammableGate Array 现场可编程门 阵列)、能够再构成LSI内部的电路单元的连接和设定的可重构处理器。另外，如果伴随半导体技术的发展或利用派生的其他技术替换LSI的集成电路化 的技术问世，当然也可以使用该技术进行功能单元的集成化。还存在适用仿生技术等的可 能性。(10)也能够将由程序代码构成的控制程序记录在记录介质中，或者通过各种通信 路径(例如电气通信线路、无线或者有线通信线路、以因特网为代表的网络)等来发布所述 控制程序使其得到流通，所述控制程序用于使民用设备等的处理器以及与该处理器连接的 各种电路，执行在上述实施方式中示出的延迟调整的动作、延迟量的设定处理等(参照图
177、图8等)。这种记录介质有IC卡、硬盘、光盘、软盘、ROM等。通过将发布并流通的控制程 序存放在处理器能够读出的存储器等中以供使用，该处理器执行该控制程序，由此实现实 施方式所示的各种功能。(11)下面，说明本发明的延迟调整装置的实施方式及其效果。本发明的延迟调整装置被搭载在设备上而进行选通信号的延迟调整，所述设备通 过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连接，所述选通信号用 于规定读取承载在数据线上的数据信号的定时，所述延迟调整装置的特征在于，具有存 储带宽监视部，监视表示所述外部存储器与所述设备之间的通信中的数据传输量的存储带 宽，并依次输出表示该存储带宽的存储带信息；以及延迟调整单元，根据由所述存储带信息 表示的存储带宽，进行所述数据信号与所述选通信号的延迟调整。并且，本发明的延迟调整方法用于延迟调整装置在设备之间进行选通信号的延迟 调整，所述设备通过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连 接，所述选通信号用于规定读取承载在数据线上的数据信号的定时，所述延迟调整方法的 特征在于，包括存储带宽监视步骤，监视表示所述外部存储器与所述设备之间的通信中的 数据传输量的存储带宽，并依次输出表示该存储带宽的存储带信息；以及延迟调整步骤，根 据由所述存储带信息表示的存储带宽，进行所述数据信号与所述选通信号的延迟调整。由此，延迟调整装置能够根据在执行数据传输的设备、和与该装置连接的外部存 储器之间使用的存储带宽，执行延迟调整。因此，延迟调整装置例如在执行设备与外部存储 器之间的数据传输的情况下，所使用的存储带宽增大，因而不适合于实际进行数据传输、而 根据数据传输成功与否来确定延迟量的延迟调整，但是在不执行数据传输或者其传输量较 少的情况下，能够执行延迟调整。并且，所述延迟调整单元也可以在所述存储带宽低于规定的阈值的情况下，执行 所述延迟调整。由此，能够把存储带宽小于规定的阈值的定时作为契机，开始延迟调整。并且，所述延迟调整装置还可以具有存储单元，该存储单元存储规定了用于进行 延迟调整的条件的延迟调整条件信息，在由存储于所述存储单元中的延迟调整条件信息规 定的条件成立的情况下，所述延迟调整单元也执行所述延迟调整。并且，所述规定的条件也可以是指自本装置启动开始每当经过规定时间的时候。并且，本发明的延迟调整方法用于延迟调整装置在设备之间进行选通信号的延迟 调整，所述设备通过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连 接，所述选通信号用于规定读取承载在数据线上的数据信号的定时，所述延迟调整方法的 特征在于，包括判定步骤，判定从前一次进行的延迟调整起是否经过了规定时间；以及延 迟调整步骤，在所述判定步骤做出了肯定判定的情况下，进行所述数据信号与所述选通信 号的延迟调整。由此，即使存储带宽没有小于规定的阈值，也能够定期地执行延迟调整，不容易产 生数据信号与选通信号的偏差。并且，所述延迟调整单元使从所述外部存储器输出的选通信号延迟规定量，从本 装置向所述外部存储器写入在判定数据传输成功与否时使用的判定原数据，读取该写入的 数据，将读取的数据与判定原数据进行比较而判定数据传输成功与否，从而确定适合于数据传输的选通信号的延迟量，由此执行所述延迟调整。由此，通过实际进行数据传输，而根据判定了数据传输成功与否的实际数据来确 定延迟量，由此，能够切实可靠地进行数据传输的延迟量。并且，所述延迟调整装置还可以具有存储器数据保存单元，用于保存在所述延迟 调整装置执行所述延迟调整之前，在所述内部存储器的用于写入所述临时数据的区域中存 储的数据。由此，在进行延迟调整时，在实际执行数据传输并进行数据的写入的情况下，通过 保存原本存在的数据，能够在进行延迟调整后将数据复原。产业上的可利用性本发明的延迟调整装置能够应用于执行数据通信的装置中，该数据通信规定了在 利用选通信号表示的定时读取承载在数据线上的数据信号。标号说明1半导体装置；10半导体集成电路；100延迟调整部；110访问目的地转换部；111 转换表；120数据保存部；130延迟元件部；140延迟量保持部；150测试访问部；160第1传 输主机部；170仲裁部；180存储器数据发送接收部；190存储器电路；201测试区域指定部； 202测试状态保持部；203测试区域设定部；204测试标志保持部；205保存标志保持部；210 测试开始判定部；211测试条件设定部；212存储器宽度监视部；213测试开始判定部；220 延迟量计算部；221延迟元件指定部；222延迟抽头量保持部；223抽头次数保持部；2M测 试延迟量计算部；225测试完成判定部；2 最佳值设定部；2300K/NG判定部；231判定原数 据保持部；232测试读出数据保持部；233数据比较部；234判定结果表；301当前控制线信 号比特0用延迟量保持部301 ；302当前控制线信号比特1用延迟量保持部302 ；303当前 地址比特0用延迟量保持部303 ；304当前地址比特1用延迟量保持部；305当前数据信号 比特0用延迟量保持部；306当前数据信号比特1用延迟量保持部；307当前选通信号用延 迟量保持部；311测试用控制线信号比特0用延迟量保持部；312测试用控制线信号比特1 用延迟量保持部；313测试用地址比特0用延迟量保持部；314测试用地址比特1用延迟量 保持部；315测试用数据信号比特0用延迟量保持部；316测试用数据信号比特1用延迟量 保持部；317测试用选通信号用延迟量保持部；321 327选择器；401控制线信号比特0用 延迟元件部；402控制线信号比特1用延迟元件部；403地址信号比特0用延迟元件部；404 地址信号比特1用延迟元件部；405数据信号比特0用延迟元件部；406数据信号比特1用 延迟元件部；407选通信号延迟元件部；501a 50111、50加 50 延迟元件；503、504选择器。
权利要求
1.一种延迟调整装置，被搭载在设备上而进行选通信号的延迟调整，所述设备通过承 载数据信号的数据线以及承载选通信号的选通线与外部存储器连接，所述选通信号用于规 定读取承载在数据线上的数据信号的定时，所述延迟调整装置的特征在于，具有存储带宽监视部，监视表示所述外部存储器与所述设备之间的通信中的数据传输量的 存储带宽，并依次输出表示该存储带宽的存储带信息；以及延迟调整单元，根据由所述存储带信息表示的存储带宽，进行所述数据信号与所述选 通信号的延迟调整。
2.根据权利要求1所述的延迟调整装置，其特征在于，所述延迟调整单元在所述存储 带宽低于规定的阈值的情况下，执行所述延迟调整。
3.根据权利要求1所述的延迟调整装置，其特征在于，所述延迟调整装置还具有存储 单元，该存储单元存储规定了用于进行延迟调整的条件的延迟调整条件信息，在由存储于所述存储单元中的延迟调整条件信息规定的条件成立的情况下，所述延迟 调整单元也执行所述延迟调整。
4.根据权利要求3所述的延迟调整装置，其特征在于，所述规定的条件是指自本装置 启动开始每当经过规定时间的时候。
5.根据权利要求2所述的延迟调整装置，其特征在于，所述延迟调整单元使从所述外 部存储器输出的选通信号延迟规定量，从本装置向所述外部存储器写入在判定数据传输成 功与否时使用的判定原数据，读取该写入的数据，将读取的数据与判定原数据进行比较而 判定数据传输成功与否，从而确定适合于数据传输的选通信号的延迟量，由此执行所述延 迟调整。
6.根据权利要求4所述的延迟调整装置，其特征在于，所述延迟调整单元使从所述外 部存储器输出的选通信号延迟规定量，从本装置向所述外部存储器写入在判定数据传输成 功与否时使用的判定原数据，并读取该写入的数据，将读取的数据与判定原数据进行比较 而判定数据传输成功与否，从而确定适合于数据传输的选通信号的延迟量，由此执行所述 延迟调整。
7.根据权利要求4所述的延迟调整装置，其特征在于，所述延迟调整装置还具有存储 器数据保存单元，该存储器数据保存单元用于在所述延迟调整单元执行所述延迟调整之 前，保存在所述内部存储器的写入所述临时数据的区域中存储的数据。
8.一种延迟调整方法，用于延迟调整装置在设备之间进行选通信号的延迟调整，所述 设备通过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连接，所述选通 信号用于规定读取承载在数据线上的数据信号的定时，所述延迟调整方法的特征在于，包 括存储带宽监视步骤，监视表示所述外部存储器与所述设备之间的通信中的数据传输量 的存储带宽，并依次输出表示该存储带宽的存储带信息；以及延迟调整步骤，根据由所述存储带信息表示的存储带宽，进行所述数据信号与所述选 通信号的延迟调整。
9.一种延迟调整方法，用于延迟调整装置在设备之间进行选通信号的延迟调整，所述 设备通过承载数据信号的数据线以及承载选通信号的选通线与外部存储器连接，所述选通 信号用于规定读取承载在数据线上的数据信号的定时，所述延迟调整方法的特征在于，包括判定步骤，判定从前一次进行的延迟调整起是否经过了规定时间；以及 延迟调整步骤，在所述判定步骤做出了肯定判定的情况下，进行所述数据信号与所述 选通信号的延迟调整。
全文摘要
本发明提供一种延迟调整装置，用于进行数据信号、与规定读取承载在数据线上的数据信号的定时的选通信号的延迟调整，以便与外部存储器之间进行数据通信。包含于延迟调整部中的测试访问部(150)具有存储带宽监视部(212)，其监视在与存储器电路之间的数据传输中使用的数据线的使用存储带宽，在使用的存储带宽比规定的阈值低时，执行延迟调整。延迟调整用于使选通信号相对于数据信号延迟规定的延迟量，并判定此时的数据传输成功与否，通过改变延迟量进行延迟调整，计算最佳的延迟量，并使用以后计算的延迟量使选通信号延迟。
文档编号G06F12/00GK102124451SQ201080002348
公开日2011年7月13日 申请日期2010年5月27日 优先权日2009年5月27日
发明者中山武司, 石井雅博, 石野公一 申请人:松下电器产业株式会社