专利名称：带温度补偿的高精度时钟芯片版图结构的制作方法
技术领域：
本发明涉及集成电路设计技术领域，特别涉及一种带温度补偿的高精度时钟芯片版图结构背景技术
目前带温度补偿高精度时钟芯片具有高精度频率稳定度、体积小、功耗低、可靠性高等优点，广泛应用于各种电子产品中，如智能电网、无线通信基站、基于SONET和同步以太网的核心及边缘路由器、IP时钟和仪器等。
带温度补偿的高精度时钟芯片主要由RTC(real time clock)和温度补偿晶体振荡器以及非遗失性存储器EEPROM组成，其中RTC是数字电路，温度补偿晶体振荡器是模拟电路。一般来说模拟IC对噪声的敏感度要远大于数字1C。对于数模混合电路来说，如何进行合理的版图布局以避免数字IC的噪声对模拟IC的性能造成影响是IC设计者必须仔细考虑的一个问题。因此有必要提出一种合理的带温度补偿高精度时钟芯片版图设计方案。发明内容
为解决由于版图布局不合理而导致时钟芯片性能不达标的问题，本发明提供了一种新型的带温度补偿的高精度时钟芯片版图结构。其基本原则是把小信号、容易受干扰的敏感模拟模块尽量远离高频数字模块，并且把大摆幅的模拟模块(如buffer和比较器)和低速数字模块来做它们之间的隔离。该版图包括了第一版图区、第二版图区、第三版图区、 第四版图区、第五版图区、第六版图区、第七版图区。第七版图分布在时钟芯片版图的四周， 其它版图区都在芯片中央。第一版图区为其它版图区提供参考电源。第二版图区和第三版图区相连，第三版图区和第六版图区相连，第六版图区和第四版图区相连，第四版图区和第五版图区相连。本新型实用带温度补偿的高精度时钟芯片各个子版图布局固定，位置布局合理，并综合考虑了电源地、匹配、屏蔽以及互连因素，最大程度减少了数字电路开关噪声对模拟电路的影响，保证了带温度补偿的高精度时钟芯片的设计成功率。
图I为带温度补偿的高精度时钟芯片版图结构图具体实施方式
研究发现时钟芯片中的温度补偿晶体振荡器(模拟电路)的版图结构直接决定输出时钟的精确度，从而决定整个时钟芯片的性能。此外温度补偿晶体振荡器和数字RTC部分以及EEPROM之间的布局也会影响到时钟芯片的性能。因此需要仔细设计布局以最优化芯片性能。
第一版图区为基准版图区，它为整个芯片提供基准电流源和电压源。第二版图区为测温电路，它的输出结果送到ADC进行模数转换，所以它要和第三版图区(ADC电路)相邻。测温电路版图区由多个CMOS晶体管和双极性晶体管以及电阻电容组成。大晶体管都采用四方交叉的共心布置来提高器件匹配度，双极性晶体管还采用金属环绕晶体管技术来改善寄生效应和电流承载能力。第三版图区的模数转换结果送往第六版图区(EEPROM)并控制EEPROM电路将补偿值送往第四版图区(DTCXO)，所以这三块版图区相邻。第四版图区是晶体振荡器部分，它的输出频率稳定性直接影响整个芯片的性能。为了避免晶体振荡器和数字RTC部分之间的干扰，将晶体振荡器部分和数字RTC部分分别放在版图的右上角和左下角。晶体振荡器由振荡器核心电路和负载电容阵列组成，其中可调负载电容阵列采用完全对称结构。整个晶体振荡器版图由深N阱隔离带隔离。第五版图区是数字电路部分， 采用中心时钟主干线方法对时钟网络布线。第七版图区为输入输出接口版图区，包括12个平行输入输出接口版图，它们平均分布在时钟芯片的四周，各个PAD版图区的供电形成一个电源环，以防止击穿，从而实现静电释放保护。
本新型实用带温度补偿的高精度时钟芯片各个子版图布局固定，位置布局合理， 并综合考虑了电源地、匹配、屏蔽以及互连因素，最大程度上减少了数字电路开关噪声对模拟电路的影响，保证了带温度补偿的高精度时钟芯片的设计成功率。
本发明的技术内容及技术特征揭示如上，但熟悉本领域的技术人员可能基于本发明做不背离本发明精神的改动与修饰。因此本发明将不会限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽范围。
权利要求
1.带温度补偿的高精度时钟芯片版图结构，其特征在于所述带温度补偿的高精度时钟芯片版图由第一版图区、第二版图区、第三版图区、第四版图区、第五版图区、第六版图区、第七版图区组成，其中第七版图分布在时钟芯片版图的四周，其它版图区都在芯片中央，第一版图区为其它版图区提供参考电源，第二版图区和第三版图区相连，第三版图区和第六版图区相连，第六版图区和第四版图区相连，第四版图区和第五版图区相连，本新型实用带温度补偿的高精度时钟芯片各个子版图布局固定，位置布局合理，并综合考虑了电源地、匹配、屏蔽以及互连因素，最大程度减少了数字电路开关噪声对模拟电路的影响，保证了带温度补偿的高精度时钟芯片的设计成功率。
2.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第一版图区为基准版图区，具体包括电压基准版图和电流基准版图。
3.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第二版图为温度检测版图区。所述温度检测版图区由多个CMOS晶体管和双极性晶体管以及电阻电容组成，大晶体管都采用四方交叉的共心布置来提高器件匹配度，还采用金属环绕晶体管技术来改善双极性晶体管的寄生效应和电流承载能力。
4.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第三版图区为数模转换(Analog-to-Digital Converter, ADC)版图区,所述数模转换版图区周围有深N阱隔离带。
5.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第四版图区为晶体振荡器。所述版图区由振荡器核心电路和负载电容阵列组成，其中可调负载电容阵列采用完全对称结构，所述晶体振荡器版图周围布有深N阱隔离带。
6.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第五版图区为实时时钟电路版图区，该数字电路版图采用中心时钟主干线方法对时钟网络布线。
7.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第六版图区为电可擦除只读存储器(Electric Erase Read only ROM, EEPROM)版图区。
8.如权利要求I所述的带温度补偿高精度时钟芯片版图结构，其特征在于，所述第七版图区为输入输出接口版图区。
全文摘要
本发明公开了一种带温度补偿的高精度时钟芯片版图结构。其基本原则是把小信号、容易受干扰的敏感模拟模块尽量远离高频数字模块，并且用大摆幅的模拟模块(如buffer和比较器)和低速数字模块做它们之间的隔离。该版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区、第六版图区、第七版图区。第七版图分布在时钟芯片版图的四周，其它版图区都在芯片中央。第一版图区为其它版图区提供参考源。第二版图区和第三版图区相连，第三版图区和第六版图区相连，第六版图区和第四版图区相连，第四版图区和第五版图区相连。本新型实用带温度补偿的高精度时钟芯片各个子版图布局固定，位置布局合理，并综合考虑了电源地、匹配、屏蔽以及互连因素，最大程度减少了数字电路开关噪声对模拟电路的影响，保证了带温度补偿的高精度时钟芯片的设计成功率。
文档编号G06F17/50GK102930094SQ20121041195
公开日2013年2月13日 申请日期2012年10月25日 优先权日2012年10月25日
发明者不公告发明人 申请人:北京七芯中创科技有限公司