除错装置及除错方法
【专利摘要】一种除错装置及除错方法，适用于服务器上，此服务器包括控制芯片。此除错装置包括有第一信号传输单元、处理单元、第一储存单元以及第二储存单元。第一信号处理单元耦接控制芯片，用以接收开机检测信号。处理单元耦接第一信号处理单元，用以接收开机检测信号，且撷取开机检测信号的信息码和对应开机检测信号的信息码的执行时间。第一储存单元耦接处理单元，用以储存开机检测信号的信息码。第二储存单元耦接处理单元，用以储存开机检测信号的执行时间。通过此除错装置可以简单的查看开机程序是否有异常，藉此预防服务器的死机。
【专利说明】 除错装置及除错方法
【技术领域】
[0001]本发明涉及一种除错装置，特别涉及一种适于一服务器的除错装置与除错方法。
【背景技术】
[0002]在目前的服务器中，当服务器启动时，基本输入输出系统(Basic Input OutputSystem, B1S)将会最先被启动，以让基本输入输出系统对服务器内的硬件设备进行完整的检验和测试，此检验与测试的动作又被称为开机自我测试(Power On Self Test，POST)。而当服务器内的硬件设备通过检验与测试后，基本输入输出系统便会将服务器内的硬件信息交给作业系统，让作业系统继续完成开机的流程。但是，若服务器中有某个元件或某个程序运作失常时，将使得开机程序停留在某个关卡而无法继续正常开机。
[0003]因此，当开机程序中未进入作业系统的前，发生开机不正常的状况时，只要去找出特定输入输出端口(10 Port)的代码，例如PortSO，再找出此代码所对应的检查阶段，就可以检测出服务器的哪个元件出现运作不正常的状况。目前最常应用除错的方式为利用配置于主机板上的除错模块(Debug Module)来撷取Port80的代码，并将Port80的代码显示出来，以供使用者判断服务器是否产生错误状态。
[0004]然而，由于服务器的主机板的空间有限，厂商在许许多多的考量下，往往会在出货时将除错模块从主机板上卸除，亦即出货的主机板上不会配置有除错模块，如此就无法得知PortSO的代码的信息，并造成后续服务器的主机板量产后，不易进行除错与错误分析。因此，如何提供一个简单而且有效的除错装置给使用者，将是一个重要的课题。
【发明内容】
[0005]本发明的目的在于提出一种除错装置和除错方法，可以让使用者在进行除错程序时，而不在需要花费大量的时间去找寻错误信息的信息意义，并可节省使用者检查程序的时间及提升效能。
[0006]本发明的一种除错装置，适于一服务器，此服务器包含一控制芯片。此除错装置包含有第一信号传输单元、处理单元、第一储存单元以及第二储存单元。第一信号传输单元耦接于控制芯片，用以接收一开机检测信号。处理单元耦接于第一信号传输单元，用以接收开机检测信号，并撷取该开机检测信号的信息码，以及对应信息码的开机检测信号的执行时间。第一储存单元耦接于处理单元，用以储存开机检测信号的信息码。第二储存单元耦接于处理单元，用以储存开机检测信号的执行时间。
[0007]根据本发明一实施例，前述除错装置更包含有第二信号传输单元。第二信号传输单元耦接于第一储存单元与第二储存单元，用以输出第一储存单元的信息码以及输出第二储存单元的执行时间。
[0008]根据本发明一实施例，前述第二信号传输单元包括有基板管理控制器(BaseboardManagement Controller, BMC)接口。
[0009]根据本发明一实施例，前述第一信号传输单元包括有低脚位数接口(Low PinCount, LPC)。
[0010]根据本发明的一实施例，前述除错装置的第一信号传输单元更耦接于第一储存单元与第二储存单元。第一信号传输单元用以输出第一储存单元的信息码，以及第二储存单元的执行时间到控制芯片。
[0011]本发明也提出一种除错方法，适用于一服务器上，此服务器包括一控制芯片。此除错方法包含下列步骤。接收控制芯片所产生的开机检测信号。撷取开机检测信号的信息码，以及对应信息码的开机检测信号的执行时间。储存开机检测信号的信息码。储存开机检测信号的执行时间。
[0012]根据本发明的一实施例，前述除错方法更包含有输出开机检测信号的信息码，以及输出开机检测信号的执行时间。
[0013]根据本发明的一实施例，前述除错方法包含有下列步骤。利用第一信号传输单元输出第一储存单元内的开机检测信号的信息码，以及输出第二储存单元内的开机检测信号的执行时间。
[0014]根据本发明的一实施例，前述除错方法包含有下列步骤。利用第二信号传输单元输出第一储存单元内的开机检测信号的信息码，以及输出第二储存单元内的开机检测信号的执行时间。
[0015]综合以上所述，通过本发明的一实施例的除错装置和其除错方法可以达到:使用者可以从第一储存单元内的信息码的表和对应信息码的第二储存单元内的执行时间的表，简单的看出哪个程序的执行时间太短或是太快。如果有程序的执行时间太快或太慢，那么使用者可以直接对于疑问的程序做测试。节省了以往为了测试出哪个程序有问题而花费的大量时间。
[0016]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【专利附图】
【附图说明】
[0017]图1为根据本发明的一实施例的服务器的方框示意图；
[0018]图2为根据本发明的另一实施例的服务器的方框示意图；
[0019]图3为根据本发明的一实施例的除错方法流程图；
[0020]图4为根据本发明的另一实施例的除错方法流程图。
[0021]其中，附图标记
[0022]100 服务器
[0023]110 除错装置
[0024]120 第一信号传输单元
[0025]130 处理单元
[0026]140 第一储存单元
[0027]150 第二储存单元
[0028]160 第二信号传输单元
[0029]170 控制芯片
[0030]172 中央处理单元
[0031]174 记忆体
[0032]176 基本输出输入系统
[0033]178 基板管理控制器
【具体实施方式】
[0034]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所发明的内容、权利要求范围及附图，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0035]请参考图1，其为根据本发明的一实施例的服务器的方框示意图。服务器100包括有一控制芯片170、一中央处理单元(Central Processing unit, CPU) 172、一记忆体(Dual In-line Memory Module, DIMM) 174、一基本输入输出系统(Basic Input OutputSystem, B10S)176、一基板管理控制器(Baseboard Management Controller, BMC)以及本发明的除错装置110。其中，中央处理单元172耦接记忆体174，而控制芯片170则耦接于中央处理单元172与基本输出输入系统176。
[0036]并且,控制芯片170例如通过直接媒体接口(Direct Media Interface, DMI)总线耦接中央处理单元172。控制芯片170例如通过串行周边接口(Serial PeripheralInterface, SPI)总线耦接基本输入输出系统176。而控制芯片170可以为主机板上的南桥芯片(South Bridge Chip, SB Chip)或平台控制集线器(Platform Controller Hub, PCH)芯片，但并不以此为限。因此，具有上述芯片的功能的芯片组都可以为本发明的实施例中的控制芯片170。其中，中央处理单元172、记忆体174与基本输入输出系统记忆体176不为本发明的重点，故在此不再赘述。
[0037]除错装置110包括有一第一信号传输单元120、一处理单元130、一第一储存单元140、一第二储存单兀150以及一第二信号传输单兀160。
[0038]第一信号传输单兀120稱接控制芯片170,且第一信号传输单兀120可以包括一低脚位数(Low Pin Count，LPC)接口。第一信号传输单元120用以从控制芯片170接收一开机检测信号。处理单元130耦接第一信号传输单元120，用以接收开机检测信号。处理单元130接收开机检测信号之后，会撷取开机检测信号中的一信息码，以及撷取对应信息码的开机检测信号的一执行时间。
[0039]第一储存单元140耦接于处理单元130，第一储存单元140用以储存处理单元130从开机检信号撷取出的信息码。第二储存单元150耦接于处理单元130，第二储存单元150用以储存对应信息码的开机检测信号的执行时间。其中，第一储存单元140和第二储存单元150可以为动态随机存取记忆体(Dynamic Random Access Memory, DRAM)或是静态随机存取记忆体(Static random access memory, SRAM),以及任何有上述特征的记忆装置。
[0040]在实际应用上，基本输入输出系统176会预先储存多个开机自我测试码(Power OnSelf Test Code, POST Code)，用来代表不同开机自我测试的阶段。当服务器100要进入某个开机自我测试的阶段时，此阶段所代表的开机自我测试码数值会被送至特定输入输出端口(10 Port),例如 Port80。
[0041]根据本发明的一实施例中，控制芯片170会传送对应开机自我测试码的开机检测信号。第一信号传输单元120接收到前述开机检测信号后，会将开机检测信号传送给处理单元130。接着，处理单元130会将开机检测信号的信息码撷取出来，以及在开机检测信号中对应信息码的执行时间。其中，此信息码例如对应前述开机自我测试码。处理单元130撷取出信息码和对应信息码的执行时间之后，会分别将信息码储存于第一储存单元140以及将对应信息码的执行时间储存于第二储存单元150。
[0042]本实施例的除错装置110更包含有一第二信号传输单元160。第二信号传输单元160稱接于基板管理控制器178、第一储存单兀140以及第二储存单兀150。第二信号传输单元160用以输出第一储存单元140中储存的信息码，以及输出第二储存单元150中储存的执行时间到基板管理控制器178。
[0043]当使用者得知服务器100的开机过程中的状况时，可以藉由基板管理控制器178经由第二信号传输单元160，读取第一储存单元140的信息码以及第二储存单元150的执行时间。接着，基板管理控制器178例如将所读取的信息码以及执行时间传送至一显示单元，以显示出信息码以及执行时间，以便于让使用者可以检视信息码以及对应信息码的执行时间是否广生异常。
[0044]进一步来说，使用者可以将显示单元所显示的对应信息码的执行时间与一预设执行时间进行比对，以确认出服务器100于开机过程中是有产生异常。举例来说，当比对出执行时间超出或短于预设执行时间时，表示服务器100产生异常状态，使用者可藉由找到对应此执行时间的信息码，而得知服务器100于哪一个开机过程的程序产生错误。即使所有开机过程的程序可以完整执行，但上述过长或过短的执行时间却可能是程序出现问题的征兆。因此，使用者就可以针对执行时间过长或是过短的程序进行维护或是更新，避免整个开机程序被拖慢甚至是死机(Shut Down)的情形。
[0045]请参考图2所示，其为根据本发明的另一实施例的服务器的方框示意图。本实施例的服务器200的内部元件、耦接方式及其相关操作与图1的服务器100相似，可参考图1的实施例的说明，故在此不再赘述。其中，服务器200的第一信号传输单元120更耦接第一储存单元140与第二储存单元150，用以输出第一储存单元140的信息码以及第二储存单元150的执行时间至控制芯片170。接着，控制芯片170例如可将所读取的信息码以及执行时间传送至一显示单元，以显示出信息码以及执行时间，以便于让使用者可以检视信息码以及对应信息码的执行时间是否产生异常。并且，服务器100是否产生异常的方式，可参考图1的实施方式的说明，故在此不再赘述。
[0046]在本实施例中，除了可藉由第二信号传输单元160输出第一储存单元140所储存的信息码以及第二储存单元150所储存的执行时间外，还可通过第一信号传输单元120输出第一储存单元140所储存的信息码以及第二储存单元150中对应开机检测信号的信息码的执行时间。如此一来，使用者可以通过基板管理控制器178或控制芯片170，随时随地的要求第二信号传输单元160或第一信号传输单元120，输出第一储存单元140所储存的信息码以及第二储存单元150所储存的执行时间，以检视服务器100是否有任何的异常情况发生，进而增加使用的便利性。
[0047]根据前述所举出的实施例中，可以归纳出一种除错方法。请参考图3，其为根据本发明的一实施例的除错方法流程图。在步骤S200中，接收控制芯片所产生的开机检测信号。在步骤S210中，撷取开机检测信号的信息码，以及对应信息码的开机检测信号的执行时间。在步骤S220中，储存开机检测信号的信息码。在步骤S230中，储存开机检测信号的执行时间。
[0048]请参考图4，其为根据本发明的另一实施例的除错方法流程图。在步骤S200中，接收控制芯片所产生的开机检测信号。在步骤S210中，撷取开机检测信号的信息码，以及对应信息码的开机检测信号的执行时间。在步骤S220中，储存开机检测信号的信息码。在步骤S230中，储存开机检测信号的执行时间。在步骤S240中，输出开机检测信号的信息码以及开机检测信号的执行时间。
[0049]进一步来说，在一实施例中，步骤S240包含利用第一信号传输单元，输出第一储存单元内的开机检测信号的信息码，以及第二储存单元内的开机检测信号的执行时间。在另一实施例中，步骤S240包含利用第二信号传输单元，输出第一储存单元内的开机检测信号的该信息码，以及第二储存单元内的开机检测信号的执行时间。
[0050]综合以上所述，本发明的一实施例的除错装置以除错方法，藉由处理单元通过第一信号传输单元，接收控制芯片所产生的开机检测信号，并撷取出开机检测信号的信息码以及对应此信息码的执行时间，且储存信息码以及执行时间，再通过第一传输单元或第二传输单元输出信息码以及执行时间。如此一来，可以简单的得知服务器的开机过程中是否有情况异常，以增加除错的效率以及便利性。
[0051]当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
【权利要求】
1.一种除错装置，适于一服务器，该服务器包括一控制芯片，其特征在于，该除错装置包含: 一第一信号传输单元，耦接该控制芯片，用以接收一开机检测信号； 一处理单元，耦接该第一信号传输单元，用以接收该开机检测信号，并撷取该开机检测信号的一信息码，以及对应该信息码的该开机检测信号的一执行时间； 一第一储存单元，耦接该处理单元，用以储存该开机检测信号的该信息码；以及 一第二储存单元，耦接该处理单元，用以储存该开机检测信号的该执行时间。
2.根据权利要求1所述的除错装置，其特征在于，更包含: 一第二信号传输单元，耦接该第一储存单元与该第二储存单元，用以输出该第一储存单元的该信息码以及该第二储存单元的该执行时间。
3.根据权利要求2所述的除错装置，其特征在于，该第二信号传输单元包括一基板管理控制器接口。
4.根据权利要求1所述的除错装置，其特征在于，该第一信号传输单元包括一低脚位数接口。
5.根据权利要求1所述的除错装置，其特征在于，该第一信号传输单元更耦接该第一储存单元与该第二储存单元，用以输出该第一储存单元的该信息码以及该第二储存单元的该执行时间至该控制芯片。
6.一种除错方法，适用于一服务器上，该服务器包括一控制芯片，其特征在于，该除错方法包含: 接收该控制芯片所产生的一开机检测信号； 撷取该开机检测信号的一信息码，以及对应该信息码的该开机检测信号的一执行时间； 储存该开机检测信号的该信息码；以及 储存该开机检测信号的该执行时间。
7.根据权利要求6所述的除错方法，其特征在于，更包含: 输出该开机检测信号的该信息码以及该开机检测信号的该执行时间。
8.根据权利要求7所述的除错方法，其特征在于，包含: 利用一第一信号传输单元，输出该第一储存单元内的该开机检测信号的该信息码，以及该第二储存单元内的该开机检测信号的该执行时间。
9.根据权利要求7所述的除错方法，其特征在于，包含: 利用一第二信号传输单元，输出该第一储存单元内的该开机检测信号的该信息码，以及该第二储存单元内的该开机检测信号的该执行时间。
【文档编号】G06F11/08GK104182290SQ201310196117
【公开日】2014年12月3日 申请日期:2013年5月23日 优先权日:2013年5月23日
【发明者】陈嘉祥 申请人:英业达科技有限公司, 英业达股份有限公司