一种记录仪的制作方法
【专利摘要】一种记录仪，包括壳体，其特殊之处在于：所述壳体内灌封以设置于PCB板上的电源、模拟及数字采集装置和FPGA及FLASH；所述电源、模拟及数字采集装置和FPGA及FLASH之间采用软线互联；所述FPGA及FLASH包括USB接口处理器；电源包括两个接口，所述模拟及数字采集装置包括1个模拟开关、4个运算放放大器和2个AD芯片；所述模拟开关采用ADG1436；所述AD芯片采用MAX1312ECM。本发明提供了一种相对独立、体积小、功耗低、速度高、过载能力强、可靠性高的专用高速数据采集系统。
【专利说明】一种记录仪
【技术领域】
[0001]本发明是一种多通道高速数据采集、存储、回放的设备。这里的数据采集指模拟量的采集以及数字量的采集，比如电压信号和I/o信号。而且这种设备具备高过载特性。
【背景技术】
[0002]以往所见的工业控制计算机配合相应的数据采集板卡所组成的数据采集系统，它的特点是大而全、具体说就是:通用性好、功能强大、硬件结构标准化、体积庞大、功耗高。但它由于体积、功耗、结构、性能方面的限制，已经很难再应用到航天、交通、医疗仪器、通信等，对体积、功耗和速度等特殊要求的领域。
[0003]近年来，随着嵌入式技术的发展，嵌入式系统以其低功耗、高性能、实时性好等特点推动了工业控制、医疗、航天、航空等领域的向着速度更高、功耗更低、体积更小的方向发展。随着这样的发展趋势，我们研制过程中的相关监控和记录的手段已经出现了不适应性，这种不适应性突出的表现在特种、高速数据采集系统。
[0004]特别是在炮弹、炸弹、导弹的研发领域内。现有的记录仪抗过载性能不突出，而且记录的速度比较慢。根本原因在于灌封工艺不过关导致抗过载性能不突出，同时，采用单片机或者ARM的架构进行设计的记录仪决定了其数据采样的速率和处理速度不会很高。
[0005]本发明设计了一种相对独立、体积小、功耗低、速度高、过载能力强、可靠性高的专用高速数据采集系统一一即，高速高过载记录仪。
【发明内容】
[0006]本发明的目的在于提供一种记录仪，其具体相对独立、体积小、功耗低、速度高、过载能力强、可靠性高的优点。
[0007]本发明的技术方案是
一种记录仪，包括壳体，其特殊之处在于:所述壳体内灌封以设置于PCB板上的电源、模拟及数字采集装置和FPGA及FLASH ;所述电源、模拟及数字采集装置和FPGA及FLASH之间采用软线互联；所述FPGA及FLASH包括USB接口处理器；电源包括两个接口，所述模拟及数字采集装置包括I个模拟开关、4个运算放放大器和2个AD芯片；所述模拟开关采用ADG1436 ;所述 AD 芯片采用 MAX1312ECM。
[0008]上述FPGA及FLASH包括多片FPGA和多片FLASH。
[0009]上述USB接口处理器包括USB接口 I个，负责利用其外部总线和FPGA进行交互以达到读取FLASH所存储的数据的目的、外部总线吞吐量不小于4MB/S ;所述USB接口处理器型号为 CY7C68013。
[0010]上述灌封为多层灌封。
[0011]本发明的优点在于:提供了一种相对独立、体积小、功耗低、速度高、过载能力强、可靠性高的专用高速数据采集系统。【专利附图】
【附图说明】
[0012]图1本发明硬件原理框图。
【具体实施方式】
[0013]参见图1，硬件系统架构分为以下四个部分:系统电源部分；模拟及数字采集装置部分；FPGA及FLASH部分；USB接口处理器部分。
[0014]系统电源部分；
在数据采集的过程中，将外部输入的20V电压转化为工作模块所需电压，并提供足够的功率。在数据读取的过程中，将USB的5V电压转化为工作模块所需电压，并提供足够的功率。
[0015]模拟及数字采集装置部分；
在数据采集的过程中，对外部信号进行衰减匹配到-1OV?+IOV的范围内，再将阻抗进行变换，最后经过AD芯片将模拟量转化为数字量。
[0016]FPGA 及 FLASH 部分；
首先，本模块通过识别记录仪的供电模式，确定记录仪处于数据采集和数据读取哪种工作状态。
[0017]在数据采集的过程中，本模块控制AD的工作时序，并将AD转换的数字结果附加时间信息存储到FLASH中。
[0018]在数据读取的过程中，本模块相应USB接口处理器的命令、将数据准备好。
[0019]USB接口处理器部分.在数据读取的过程中，通过接收PC机的命令对FPGA进行操作，实现对FLASH中数据的UBS接口上传至PC机，或者对FLASH数据的擦除。
[0020]依据客户的需求、需求分析及功能分解的结果，进行了软件方案设计；
该系统的软件完成的主要功能有两个:第一，USB协议的实现、使PC机识别记录仪，从而实现数据的USB通路。第二，数据存储、解析、曲线绘制及回放功能。
[0021]具体结构
本记录仪的PCB板拟采用三块圆形设计，三块圆形板之间采用软线互联。最后灌封于不锈钢壳内。
[0022]具体地
1.1系统电源部分
系统电源的输入依据记录仪的功能分两个接口，即弹上电源输入+20V和读数USB电源输入+5V。
[0023]当记录仪工作在数据采集模式时，采用采集电源输入+20V。在此工作模式下，记录仪内部的工作模块为模拟及数字采集装置和FPGA及FLASH，电路设计将+20V电源转换为±5V模拟电源和3.3V、1.2V数字电源。
[0024]当记录仪工作在数据读取模式时，采用读数电源输入+5V。在此工作模式下，记录仪内部的工作模块为FPGA及FLASH和USB接口处理器，电路设计将+5V输入电源转换为
3.3V、1.2V数字电源。
[0025]1.2模拟及数字采集装置 本发明采用I个模拟开关、4个运算放大器和2个A D芯片构成模拟及数字采集装置；模拟开关用于通道扩展，对电源输入、信号输入范围、导通电阻、切换时间以及控制逻辑电平等有较高要求。模拟开关采用ADG1436。
[0026]AD芯片对电源输入、信号输入范围、转换时间以及速度等都有较高要求。AD芯片采用 MAX1312ECM。
[0027]1.3 FPGA 及 FLASH
本发明采用I片FPGA和I片FLASH。
[0028]在数据采集模式中，FPGA负责AD芯片的控制、采集数据的缓冲和FLASH的存储管理；在数据读取模式中，FPGA负责FLASH数据的读取和USB接口 MCU的交互。FPGA型号为XILINX 的 XC3S50AN。
[0029]FLASH负责数据的存储。依据时间信息组织系统所采集的数据进行存储。其中17路模拟量数据集采集的数据量大小:100K (采样率)*17(通道)*16(12bits)*30S=102M*8(bits) =102M (Byte)。3路数字量数据采集的数据量大小:1000K (采样率)*3 (通道)*1 (Ibits) *30S=11.25M*8 (bits) =11.25M (Byte)。合计 113.25M (Byte) =906M (bits)。考虑到坏块及相关管理所预留的存储区域，拟选用256 M(Byte) =2G(bits)以上的FLASH。从数据存储速度上考虑，此系统每秒需要存储的数据量377.5K(Byte) =3.02M(bits)。FLASH的型号为SAMSUNG 的 K9F2G08U0M。
[0030]1.4 USB接口处理器部分 包括USB接口处理器I个。
[0031]USB接口处理器主要实现USB高速接口 I个，同时负责利用其外部总线和FPGA进行交互以达到读取FLASH所存储的数据的目的、所以外部总线吞吐量不小于4MB/S。USB接口处理器型号为CY7C68013。
[0032]软件实施
实际应用过程中，存在记录仪测试和记录仪实际应用两种不同的应用方式。在实际应用过程中，记录仪的误差忽略、记录仪对外部信号的记录反应了外部信号的真实状态，以记录仪记录的结果当真实值。记录仪测试过程中，记录仪外加的信号源或者校准仪的输出信号、做记录仪的采集输入。记录仪记录的结果需和外部施加的信号进行对比，并实现精度的对比(幅值和时间信息)。所以两种工作模式略有不同。
[0033]依据不同的工作方式、软件需要做相应的功能。即实现记录仪测试和记录仪实际应用两种软件功能。
[0034]结构实施
在实际的结构灌封中，采用了多层灌封的方式，保证了记录仪的高过载性能。
【权利要求】
1.一种记录仪，包括壳体，其特征在于:所述壳体内灌封以设置于PCB板上的电源、模拟及数字采集装置和FPGA及FLASH ;所述电源、模拟及数字采集装置和FPGA及FLASH之间采用软线互联；所述FPGA及FLASH包括USB接口处理器；电源包括两个接口，所述模拟及数字采集装置包括I个模拟开关、4个运算放放大器和2个AD芯片；所述模拟开关采用ADG1436 ;所述 AD 芯片采用 MAX1312ECM。
2.根据权利要求1所述记录仪，其特征在于:所述FPGA及FLASH包括多片FPGA和多片 FLASH。
3.根据权利要求2所述记录仪，其特征在于:所述USB接口处理器包括USB接口I个，负责利用其外部总线和FPGA进行交互以达到读取FLASH所存储的数据的目的、外部总线吞吐量不小于4MB/S ;所述USB接口处理器型号为CY7C68013。
4.根据权利要求3所述高速高过载记录仪，其特征在于:所述灌封为多层灌封。
【文档编号】G06F17/40GK103530433SQ201310519760
【公开日】2014年1月22日 申请日期:2013年10月30日 优先权日:2013年10月30日
【发明者】王耀斌 申请人:陕西高新实业有限公司