非易失性双列直插式存储器系统的掉电中断的制作方法

相关申请的交叉引用

本申请要求于2016年3月28日提交的申请号为10-2016-0036638的韩国专利申请的优先权，其公开内容通过引用整体并入本文。

示例性实施例涉及一种非易失性双列直插式存储器系统、存储器模块和用于操作存储器模块的方法，且更特别地，涉及一种能够通过控制器独立地访问易失性存储器装置同时减少连接线(wiringline)的数量的技术。

背景技术：

在多数存储器系统中，控制器和存储器装置之间可能存在一对多的关系。

如图1a中所示，当控制器100和存储器装置110_0之间的控制总线即传输命令cmd和地址addr的总线cmd/addr_bus0和数据总线data_bus0以及控制器100和存储器装置110_1之间的控制总线cmd/addr_bus1和数据总线data_bus1分离时，控制器100可控制存储器装置110_0和存储器装置110_1单独操作。例如，当在存储器装置110_0中执行读取操作时，可在存储器装置110_1中执行写入操作。

如图1b中所示，当存储器装置110_0和110_1共享控制总线cmd/addr_bus和数据总线data_bus时，设置用于传输信号cs0和cs1以识别存储器装置110_0和110_1的线。也就是说，用于传输待通过控制总线cmd/addr_bus传输的信号中的一些信号cs0和cs1的线不是共享的，且应针对各自的存储器装置110_0和110_1分别设置。在这种情况下，由信号cs0或cs1选择的在存储器装置110_0和110_1之间的存储器装置可执行通过控制总线cmd/addr_bus指示的操作，并可通过数据总线data_bus与控制器100交换信号。

随着与控制器联接的存储器装置的数量增加，需要的连接线的数量也增加，这增加了系统设计的难度并增加了制造费用。

技术实现要素：

各种实施例涉及非易失性双列直插式存储器系统、存储器模块和用于操作存储器模块的方法，其中，当由于主机的电源故障/恢复在非易失性双列直插式存储器模块中执行备份/恢复操作时，通过独立地访问易失性存储器装置同时减少存储器模块中数据总线的连接线的数量执行备份/恢复操作，并且在执行掉电备份操作时，当主机的电源恢复时能够快速处理很可能接着发生的第二次掉电。

在实施例中，非易失性存储器模块可包括：多个易失性存储器装置，其共享传输数据的数据总线和传输命令和地址的控制总线；至少一个非易失性存储器装置；以及控制器，其适于根据主机的电源的故障/恢复，将存储在多个易失性存储器装置中的数据备份在非易失性存储器装置中或将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置，控制器包括掉电中断逻辑，其中在执行备份操作时，当主机的电源恢复时，掉电中断逻辑中断备份操作，掉电中断逻辑包括：确定在非易失性存储器装置中是否存在足够量的用于数据备份的擦除块的逻辑，从而为主机的电源故障做准备；当非易失性存储器装置中不存在足够量的擦除块时擦除新块的逻辑；以及中断备份逻辑，当检测到主机的电源故障或主机指示备份操作时，中断备份逻辑将具有对应于非易失性存储器装置的擦除块的数据的易失性存储器装置备份在非易失性存储器装置中。

中断备份逻辑可将用于识别在共享数据总线和控制总线的多个易失性存储器装置中具有对应于擦除块的数据的易失性存储器装置的命令地址延时(cal)设置为第一值，并可将多个易失性存储器装置中的剩余易失性存储器装置的命令地址延时设置为不同于第一值的第二值。

第二值可大于第一值，且第二值与第一值之差可等于或大于行地址与列地址的延时时间(trcd：ras与cas的延时)。

第二值与第一值之差可小于行预充电时间(trp)。

在通过中断备份逻辑执行备份之后，控制器可继续由掉电中断逻辑中断的备份操作。

中断备份逻辑可包括：当编程非易失性存储器装置的存储器页面时，执行用于使刷新周期均匀分布于多个易失性存储器装置的分布式刷新操作的逻辑；当准备并写入非易失性存储器装置的新存储器页面时，在功率低于完整操作状态的功率的低电源模式下操作多个易失性存储器装置的逻辑；以及在写入非易失性存储器装置的新存储器页面之后，将多个易失性存储器装置恢复至完整操作状态的电源模式的逻辑。

在实施例中，提供用于操作非易失性存储器模块的方法，其中非易失性存储器模块包括：多个易失性存储器装置，其共享传输数据的数据总线和传输命令和地址的控制总线；非易失性存储器装置；以及控制器，其根据主机的电源的故障/恢复将存储在多个易失性存储器装置中的数据备份在非易失性存储器装置中或将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置，该方法可包括：在执行备份操作时，当主机的电源恢复时中断备份操作；确定在非易失性存储器装置中是否存在足够量的用于数据备份的擦除块，从而为可能发生的主机的电源故障做准备；当非易失性存储器装置中不存在足够量的擦除块时，擦除新块；以及当检测到主机的电源故障或主机指示备份操作时，将具有对应于非易失性存储器装置的擦除块的数据的易失性存储器装置备份在非易失性存储器装置中。

在备份具有对应于非易失性存储器装置的擦除块的数据的易失性存储器装置中，可将用于识别在共享数据总线和控制总线的多个易失性存储器装置中具有对应于擦除块的数据的易失性存储器装置的命令地址延时(cal)设置为第一值，并可将多个易失性存储器装置中的剩余易失性存储器装置的命令地址延时设置为不同于第一值的第二值。

第二值可大于第一值，且第二值与第一值之差可等于或大于行地址与列地址的延时时间(trcd：ras与cas的延时)。

第二值与第一值之差可小于行预充电时间(trp)。

在执行备份具有对应于非易失性存储器装置的擦除块的数据的易失性存储器装置的中断备份之后，在执行备份操作时，当主机的电源恢复时，控制器可继续中断的备份操作。

备份具有对应于非易失性存储器装置的擦除块的数据的易失性存储器装置可包括：当编程非易失性存储器装置的存储器页面时，执行用于使刷新周期均匀分布于多个易失性存储器装置的分布式刷新操作；当准备和写入非易失性存储器装置的新存储器页面时，在功率低于完整操作状态的功率的低电源模式下操作多个易失性存储器装置；以及在写入非易失性存储器装置的新存储器页面之后，将多个易失性存储器装置恢复至完整操作状态的电源模式。

根据非易失性双列直插式存储器系统、存储器模块和用于操作存储器模块的方法，当由于主机的电源故障/恢复在非易失性双列直插式存储器模块中执行备份/恢复操作时，可以通过独立地访问易失性存储器装置同时减少存储器模块中数据总线的连接线的数量来执行备份/恢复操作，并且在执行掉电备份操作时，当主机的电源恢复时可以快速处理很可能接着发生的第二次掉电。

附图说明

图1a和图1b为说明存储器系统中控制器和存储器装置之间的总线连接的示例的框图。

图2为说明在易失性存储器装置中在每dram可寻址能力(per-dramaddressability，pda)模式下的模式寄存器设置(moderegisterset，mrs)的操作的时序图。

图3为说明易失性存储器装置的命令地址延时(cal)的时序图。

图4为说明根据实施例的存储器系统的框图。

图5为说明图4中所示的存储器系统的操作的流程图。

图6为说明图5的操作512和操作513的时序图。

图7a和图7b为说明图5的操作521和操作522的时序图。

图8为描述当易失性存储器装置410_0和410_1的命令地址延时cal的值之差dcal等于或大于trcd并小于trp时的优点的时序图。

图9为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)的图。

图10为说明根据另一个实施例的非易失性双列直插式存储器模块(nvdimm)的图。

图11为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的备份操作的流程图。

图12为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的恢复操作的流程图。

图13为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的掉电中断操作的流程图。

具体实施方式

下面将参照附图更详细地描述各种实施例。然而，本发明可以不同的形式呈现，且不应解释为限于本文陈述的实施例。而是，提供这些实施例使得本公开内容将是彻底和完整的，并将本发明的范围充分地传达给本领域技术人员。本公开内容全文中，在本发明的各附图和实施例中，相同的参考标记指代相同的部件。

本公开内容涉及非易失性双列直插式存储器系统，并提供存储器系统，其中存储器模块中的控制器可独立地访问易失性存储器装置并共享数据总线和控制总线以减少连接线的数量。此后，为了帮助理解根据实施例的非易失性双列直插式存储器系统，将从整个系统的详细配置依次进行描述。

易失性存储器装置的每dram可寻址能力(pda)模式

首先，将对易失性存储器装置的每dram可寻址能力(pda)模式和命令地址延时(cal)进行描述。

图2为说明在易失性存储器装置中于每dram可寻址能力(pda)模式下的模式寄存器设置(mrs)的操作的时序图。

pda模式是指控制对每个易失性存储器装置执行的独立的模式寄存器设置操作的模式。当设置pda模式时，根据第零数据焊盘dq0的信号电平可确定所有模式寄存器设置命令的有效性。在被定义为wl＝al+cwl的写入延时wl从模式寄存器设置命令的应用时间经过之后，当第零数据焊盘dq0的信号电平为“0”时，应用的所有模式寄存器设置命令可被确定为有效，其中wl表示写入延时，al表示附加延时，cwl表示cas写入延时。此外，当第零数据焊盘dq0的信号电平为“1”时，应用的所有模式寄存器设置命令可被确定为无效，并因此可以被忽略。

参照图2，在时间点201处，将模式寄存器设置命令mrs应用于易失性存储器装置。在时间点202处，当从时间点201经过对应于写入延时wl的时间时，第零数据焊盘dq0的信号电平转变为“0”，并保持预定时间，其中wl＝al+cwl。因此，在时间点201处应用的模式寄存器设置命令mrs被确定为有效，并且在tmrd_pda期间通过使用与模式寄存器设置命令mrs一同输入的地址(未示出)执行易失性存储器装置的设置操作，其中tmrd_pda即从时间点203开始的模式寄存器设置命令循环时间。

如果在时间点202处第零数据焊盘dq0的信号电平连续地保持为“1”，则在时间点201处应用的模式寄存器设置命令mrs被确定为无效，并因此被忽略。也就是说，不执行易失性存储器装置的设置操作。

易失性存储器装置的命令地址延时(cal)

图3为说明易失性存储器装置的命令地址延时(cal)的时序图。

cal表示待通过控制总线(cmd/addr_bus)传输的控制信号中作为参考信号的片选信号cs和剩余信号之间的时间性差异。如果设置cal，则易失性存储器装置仅识别控制信号为有效的，该控制信号在从片选信号cs的启用时间经过对应于cal的时间之后被输入。可通过模式寄存器设置(mrs)设置cal的值。

图3示出当cal被设置为3(3个时钟周期)时的操作。在时间点302处，即当在时间点301之后经过3个时钟时，当片选信号cs启用低电平时，将命令cmd和地址addr应用于易失性存储器装置。然后，易失性存储器装置可识别在时间点302处应用的命令cmd和地址addr为有效的。如果在与启用片选信号cs时的时间点301相同的时间点处或在从启用片选信号cs时的时间点301经过1个时钟或2个时钟的时间点处将命令cmd和地址addr应用于易失性存储器装置，则易失性存储器装置不识别命令cmd和地址addr为有效的。

由于也在当与cal对应的时间即3个时钟从启用片选信号cs时的各自时间点303和时间点305经过时的时间点304和时间点306处应用命令cmd和地址addr，因此在时间点304和时间点306处应用的命令cmd和地址addr可被易失性存储器装置识别为有效的。

双列直插式存储器模块(dimm)的基本配置

图4为说明根据实施例的存储器系统的框图。图4例示了双列直插式存储器模块(dimm)的基本配置。

参照图4，存储器系统可包括控制器400、第一易失性存储器装置410_0、第二易失性存储器装置410_1、控制总线cmd/addr_bus和数据总线data_bus。

通过控制总线cmd/addr_bus将控制信号从控制器400传输至易失性存储器装置410_0和410_1。控制信号可包括命令cmd、地址addr和时钟ck。命令cmd可包括多个信号。例如命令cmd可包括激活信号(act)、行地址选通信号(ras)、列地址选通信号(cas)和片选信号(cs)。当片选信号cs是包含于命令cmd中的信号时，片选信号cs分别示于图中以表示易失性存储器装置410_0和410_1共享相同的片选信号cs。地址addr可包括多个地址。例如，地址addr可包括多位存储库组(bankgroup)地址、多位存储库地址和多位正常地址。可将时钟ck从控制器400传输至易失性存储器装置410_0和410_1以用于易失性存储器装置410_0和410_1的同步操作。可以包括时钟(ck_t)和通过反转时钟(ck_t)取得的时钟条(clockbar)(ck_c)的差分法传输时钟ck。

数据总线data_bus可在控制器400与易失性存储器装置410_0和410_1之间传输多位数据data0-data3。各自的易失性存储器装置410_0和410_1设置有与数据总线data_bus的数据线data0-data3联接的数据焊盘dq0-dq3。具有不同数字的数据线data0和data1可联接至各自的易失性存储器装置410_0和410_1的数据焊盘dq0，其中数据焊盘dq0在数据焊盘dq0-dq3中指定。指定的数据焊盘dq0可以是用于设置延时用于识别控制总线cmd/addr_bus上的控制信号的延时的数据焊盘。

控制器400可通过控制总线cmd/addr_bus控制易失性存储器装置410_0和410_1，并可通过数据总线data_bus与易失性存储器装置410_0和410_1交换数据。控制器400可设置在双列直插式存储器模块(dimm)中，可设置延时为不同的值以允许易失性存储器装置410_0和410_1识别控制总线md/addr_bus上的信号，并且可通过使用延时访问易失性存储器装置410_0和410_1之间所需的易失性存储器装置。下面将参照图5-图7b对其进行详细描述。

第一易失性存储器装置410_0和第二易失性存储器装置410_1可共享控制总线cmd/addr_bus和数据总线data_bus。第一易失性存储器装置410_0和第二易失性存储器装置410_1也可共享片选信号cs。第一易失性存储器装置410_0和第二易失性存储器装置410_1可对于待通过控制总线cmd/addr_bus传输的控制信号设置有不同延时。延时可能意味着控制总线cmd/addr_bus上的信号中作为延时参考的片选信号cs与剩余信号cmd和addr之间的时间性差异。由于第一易失性存储器装置410_0和第二易失性存储器装置410_1相对于控制总线cmd/addr_bus设置有不同延时的事实，控制器400可独立地访问第一易失性存储器装置410_0和第二易失性存储器装置410_1，下面将参照图5-图7b对其进行详细的描述。

如可从图4中看出，用于识别第一易失性存储器装置410_0和第二易失性存储器装置410_1的信号传输线未单独分配给第一易失性存储器装置410_0和第二易失性存储器装置410_1。然而，控制器400可分别访问第一易失性存储器装置410_0和第二易失性存储器装置410_1，这将在下面进行描述。

dimm的基本cal设置操作

图5为说明图4中所示的存储器系统的操作的流程图。

参照图5，存储器系统的操作可分为操作510和操作520。操作510用于控制器400对通过第一易失性存储器装置410_0和第二易失性存储器装置410_1的控制总线cmd/addr_bus传输的控制信号设置不同延时。操作520用于控制器400分别访问第一易失性存储器装置410_0和第二易失性存储器装置410_1。

首先，控制器400可控制第一易失性存储器装置410_0和第二易失性存储器装置410_1进入每dram可寻址能力(pda)模式(操作511)。这可通过应用命令cmd为对应于模式寄存器设置命令(mrs)的组合和应用地址addr为对应于进入pda模式的组合来实施。

进入pda模式之后，第一易失性存储器装置410_0的对应于控制总线cmd/addr_bus的延时，即第一易失性存储器(vm)装置410_0的命令地址延时cal可被设置为“0”(操作512)。这可通过应用命令cmd为对应于模式寄存器设置命令(mrs)的组合、应用地址addr为对应于cal设置为“0”的组合以及在自命令cmd的应用时间经过写入延时wl(wl＝al+cwl)之后应用对应于第一易失性存储器装置410_0的第零数据焊盘dq0的第零数据线data0的信号为“0”电平来实施。

参照图6，在时间点601处应用用于设置cal为“0”的命令/地址cmd/addr，数据线data0在自时间点601经过对应于写入延时wl的时间时的时间点602处的电平为“0”。由于数据线data1在时间点602处的电平为“1”，因此第二易失性存储器装置410_1忽略在时间点601处应用的命令cmd。

再次参照图5，第二易失性存储器(vm)装置410_1的对应于控制总线cmd/addr_bus的延时，即第二易失性存储器装置410_1的命令地址延时(cal)可被设置为“3”(操作513)。这可通过应用命令cmd为对应于模式寄存器设置命令(mrs)的组合、应用地址addr为对应于cal设置为“3”的组合以及在自命令cmd的应用时间经过写入延时wl(wl＝al+cwl)之后应用对应于第二易失性存储器装置410_1的第零数据焊盘dq0的第一数据线data1的信号为“0”电平来实施。

再次参照图6，可以确认，在时间点603处应用用于设置cal为“3”的命令/地址cmd/addr，数据线data1在自时间点603经过对应于写入延时wl的时间时的时间点604处的电平为“0”。由于数据线data0在时间点604处的电平为“1”，因此第一易失性存储器装置410_1忽略在时间点603处应用的命令cmd。

再次参照图5，如果易失性存储器装置410_0和410_1的延时设置完成，则可结束pda模式(操作514)。

由于彼此不同地设置第一易失性存储器装置410_0和第二易失性存储器装置410_1的命令地址延时cal，因此通过在片选信号cs的启用时间应用命令/地址cmd/addr，控制器400可访问第一易失性存储器装置410_0(操作521)，或者通过在自片选信号cs的启用时间开始的3个时钟之后应用命令/地址cmd/addr，控制器400可访问第二易失性存储器装置410_1(操作522)。图7a和图7b为表示图5的操作521和操作522的时序图。

参照图7a和图7b，在与片选信号cs的启用时间相同的时间点701、703、705、707、709和711处应用的命令cmd由第一易失性存储器装置410_0识别并操作第一易失性存储器装置410_0，在自片选信号cs的启用时间的3个时钟之后的时间点702、704、706、708、710和712处应用的命令cmd由第二易失性存储器装置410_1识别并操作第二易失性存储器装置410_1。在附图中，参考符号nop表示未指示任何操作的非操作状态。如在时间点701、702、703、704、707、708、709和710处的操作中，仅访问第一易失性存储器装置410_0和第二易失性存储器装置410_1中的一个易失性存储器装置是可能的。如在时间点705、706、711和712处的操作中，通过不仅在片选信号cs的启用时间处应用有效的命令cmd而且在自片选信号cs的启用时间的3个时钟之后应用有效的命令cmd，访问第一易失性存储器装置410_0和第二易失性存储器装置410_1两者是可能的。

根据以上参考图4-图7b描述的实施例，易失性存储器装置410_0和410_1共享控制总线cmd/addr_bus和数据总线data_bus，但具有相对于控制总线cmd/addr_bus的不同延时。通过改变通过控制总线cmd/addr_bus应用的信号的延时，控制器400可访问易失性存储器装置410_0和410_1之间的期望访问的易失性存储器装置。因此，没有必要添加任何线以便独立地控制易失性存储器装置410_0和410_1。

虽然在以上实施例中例示了通过控制器400设置易失性存储器装置410_0和410_1具有相对于控制总线cmd/addr_bus的不同延时，但这仅用于说明的目的，且应注意的是，易失性存储器装置410_0和410_1可被编程为具有永久不同的延时。例如，当制造易失性存储器装置410_0和410_1时，易失性存储器装置410_0和410_1相对于控制总线cmd/addr_bus的延时可以是固定的。再例如，在制造易失性存储器装置410_0和410_1之后，通过永久设置例如使用熔断电路的设置，易失性存储器装置410_0和410_1相对于控制总线cmd/addr_bus的延时可以是固定的。

此外，易失性存储器装置410_0和410_1之间的命令地址延时cal的值之差可等于或大于行地址与列地址的延时时间trcd(ras与cas的延时)。此外，易失性存储器装置410_0和410_1之间的命令地址延时cal的值之差可小于行预充电时间trp。也就是说，dcal(cal差)≥trcd，且dcal＜trp。

图8为描述当易失性存储器装置410_0和410_1的命令地址延时cal的值之差dcal等于或大于trcd并小于trp时的优点的图。参照图8，将在假设当第一易失性存储器装置410_0的cal＝0，第二易失性存储器装置410_1的cal＝3，trcd＝3且trp＝4时dcal＝3的基础上进行描述。

参照图8，片选信号cs可在时间点801处启用，且可通过命令/地址cmd/addr指示激活操作act。然后，通过识别时间点801处的激活操作act，第一易失性存储器装置410_0可执行激活操作。

片选信号cs可在时间点802处启用，且可通过命令/地址cmd/addr指示读取操作rd。然后，通过识别时间点802处的读取操作rd，第一易失性存储器装置410_0可执行读取操作。在当在时间点801处启用片选信号cs后经过3个时钟时的时间点802处，第二易失性存储器装置410_1可识别来自命令/地址cmd/addr的读取操作rd。然而，由于第二易失性存储器装置410_1中没有执行激活操作，因此第二易失性存储器装置410_1可确定由命令/地址cmd/addr指示的读取操作rd为非法的，并且可不执行读取操作。如果dcal小于trcd，则由于第二易失性存储器装置410_1识别向第一易失性存储器装置410_0指示的激活操作act，因此可能发生误操作。在dcal≥trcd的情况下可防止这样的误操作。另外，在当在时间点802处启用片选信号cs后经过3个时钟时的时间点803处，第二易失性存储器装置410_1可识别来自命令/地址cmd/addr的读取操作rd。然而，由于第二易失性存储器装置410_1中没有执行激活操作，因此第二易失性存储器装置410_1可确定由命令/地址cmd/addr指示的读取操作rd为非法的，并且可不执行读取操作。

片选信号cs可在时间点804处启用，且可通过命令/地址cmd/addr指示预充电操作pcg。然后，通过识别在时间点804处的预充电操作，第一易失性存储器装置410_0可执行预充电操作。在当在时间点804处启用片选信号cs后经过3个时钟时的时间点805处，第二易失性存储器装置410_1可识别来自命令/地址cmd/addr的预充电操作pcg并且可执行预充电操作。由于预充电操作不考虑是否先前已经执行过激活操作，因此甚至第二易失性存储器装置410_1也可执行预充电操作。

片选信号cs可在时间点806处启用，且可通过命令/地址cmd/addr指示激活操作act。然后，通过识别在时间点806处的激活操作，第一易失性存储器装置410_0可执行激活操作。如果将dcal设置为大于trp，则由于第二易失性存储器装置410_1识别通过命令/地址cmd/addr指示的来自时间点806的激活操作act并执行激活操作，因此可能发生误操作。当dcal＜trp时可防止这种误操作。

片选信号cs可在时间点807处启用，且可通过命令/地址cmd/addr指示写入操作wt。然后，通过识别时间点807处的写入操作wt，第一易失性存储器装置410_0可执行写入操作。在当在时间点806处启用片选信号cs后经过3个时钟时的时间点807处，第二易失性存储器装置410_1可识别来自命令/地址cmd/addr的写入操作wt。然而，由于第二易失性存储器装置410_1中没有执行激活操作，因此第二易失性存储器装置410_1可确定由命令/地址cmd/addr指示的写入操作wt为非法的，并且可不执行写入操作。在当在时间点807处启用片选信号cs后经过3个时钟时的时间点808处，第二易失性存储器装置410_1可识别来自命令/地址cmd/addr的写入操作wt。然而，由于第二易失性存储器装置410_1中没有执行激活操作，因此第二易失性存储器装置410_1可确定由命令/地址cmd/addr指示的写入操作wt为非法的，并且可不执行写入操作。

如上文参照图8所描述的，通过以满足dcal(cal差)≥trcd且dcal＜trp的方式设置易失性存储器装置410_0和410_1的命令地址延时cal，防止易失性存储器装置410_0和410_1执行误操作是可能的。

nvdimm的配置和操作

图9说明根据实施例的非易失性双列直插式存储器模块(nvdimm)900的图。图9中，将对根据实施例的示例进行描述，其中在该示例中不同地设置易失性存储器装置的命令地址延时cal并独立地访问共享数据总线和控制总线的易失性存储器装置的方案应用于nvdimm900。图9中，一起示出构成nvdimm存储器系统的主机的存储器控制器9和辅助电源10。nvdimm900是存储器模块，当主机的电源不稳定时，该存储器模块通过将易失性存储器装置的数据备份在非易失性存储器装置中的操作防止数据在发生电源故障时丢失。术语vm表示易失性存储器，术语nvm表示非易失性存储器。

参照图9，nvdimm900可包括多个第一易失性存储器装置911-914、多个第二易失性存储器(vm)装置921-924、非易失性存储器(nvm)装置930、控制器940、寄存器950、电源故障检测器960、第一数据总线data_bus1、第二数据总线data_bus2、控制总线cmd/addr_bus、多个第三数据总线data_bus3_1-data_bus3_4和多个第四数据总线data_bus4_1-data_bus4_4。

当主机的电源host_vdd和host_vss正常时，寄存器950可缓冲从主机的存储器控制器9通过主机控制总线host_cmd/addr_bus提供的命令、地址和时钟，并可通过控制总线cmd/addr_bus将命令、地址和时钟提供给第一易失性存储器装置911-914和第二易失性存储器装置921-924。当主机的电源host_vdd和host_vss正常时，第一易失性存储器装置911-914可通过使用与其分别对应的第三数据总线data_bus3_1-data_bus3_4向主机的存储器控制器9传输数据/从主机的存储器控制器9接收数据，第二易失性存储器装置921-924可通过使用与其分别对应的第四数据总线data_bus4_1-data_bus4_4向主机的存储器控制器9传输数据/从主机的存储器控制器9接收数据。也就是说，当主机的电源host_vdd和host_vss正常时，第一易失性存储器装置911-914和第二易失性存储器装置921-924可通过使用第三数据总线data_bus3_1-data_bus3_4和第四数据总线data_bus4_1-data_bus4_4中与其对应的独立的数据总线与主机的存储器控制器9通信。

当电源故障检测器960检测主机的电源host_vdd和host_vss故障时，即形成主机的电源host_vdd和host_vss的电压的电平变得不稳定时，主机的电源host_vdd和host_vss向nvdimm900的供应被中断。然后，将辅助电源10的应急电源emg_vdd和emg_vss供应至nvdimm900。辅助电源10可通过使用大容量电容器例如超级电容器实施，并可在将第一易失性存储器装置911-914和第二易失性存储器装置921-924的数据备份在非易失性存储器装置930中时供应应急电源emg_vdd和emg_vss。虽然图9中示出辅助电源10设置在nvdimm900外部，但辅助电源10也可设置在nvdimm900内部。此外，当检测到主机的电源host_vdd和host_vss故障时，电源故障检测器960可通知控制器940故障。

当电源故障检测器960通知主机的电源host_vdd和host_vss故障时，对第一易失性存储器装置911-914和第二易失性存储器装置921-924的控制从主机的存储器控制器9转换至nvdimm900的控制器940。寄存器950可缓冲由控制器940而不是主机的存储器控制器9提供的命令、地址和时钟，并可通过控制总线cmd/addr_bus将命令、地址和时钟提供给第一易失性存储器装置911-914和第二易失性存储器装置921-924。第一易失性存储器装置911-914可通过使用第一数据总线data_bus1与控制器940交换数据，第二易失性存储器装置921-924可通过使用第二数据总线data_bus2与控制器940交换数据。控制器940可通过分别使用控制总线cmd/addr_bus、第一数据总线data_bus1和第二数据总线data_bus2读取第一易失性存储器装置911-914和第二易失性存储器装置921-924的数据，并可将读取数据存储即备份在非易失性存储器装置930中。

在主机的电源host_vdd和host_vss中发生故障时备份在非易失性存储器装置930中的第一易失性存储器装置911-914和第二易失性存储器装置921-924的数据，在主机的电源host_vdd和host_vss恢复至正常状态之后，可传输至第一易失性存储器装置911-914和第二易失性存储器装置921-924并存储在第一易失性存储器装置911-914和第二易失性存储器装置921-924中。这样的恢复操作可根据控制器940的控制执行，在完成恢复之后，对第一易失性存储器装置911-914和第二易失性存储器装置921-924的控制可从nvdimm900的控制器940转换至主机的存储器控制器9。

在控制器940和第一易失性存储器装置911-914之间，仅存在控制总线cmd/addr_bus和第一数据总线data_bus1。也就是说，所有的第一易失性存储器装置911-914在与控制器940通讯时共享相同的控制总线和数据总线。同样，在控制器940和第二易失性存储器装置921-924之间，仅存在控制总线cmd/addr_bus和第二数据总线data_bus2。也就是说，所有的第二易失性存储器装置921-924在与控制器940通讯时共享相同的控制总线和数据总线。然而，控制器940可独立地访问第一易失性存储器装置911-914中的各易失性存储器装置，并可独立地访问第二易失性存储器装置921-924中的各易失性存储器装置。在这点上，上文参照图2-图8并结合共享控制总线cmd/addr_bus和数据总线data_bus的nvdimm900的配置和操作进行了描述。关于与nvdimm中的数据备份和恢复相关的独立操作，稍后将参照图11和图12进行描述。

第一易失性存储器装置911-914和第二易失性存储器装置921-924可以为动态随机存取存储器(dram)或可以不仅为dram还可以为不同种类的易失性存储器装置。非易失性存储器装置930可以为nand闪存。然而，非易失性存储器装置930并不限于此，且可以为任何种类的非易失性存储器装置，诸如nor闪存、电阻式随机存取存储器(rram)、相变ram(pram)、磁性ram(mram)或自旋转移力矩mram(stt-mram)。

图9中所示的nvdimm900中的部件可彼此合并或分离。

例如，控制器940、寄存器950和电源故障检测器960可被配置为一个芯片或可被配置为多个芯片。此外，nvdimm900中使用的第一易失性存储器装置911-914、第二易失性存储器装置921-924和非易失性存储器装置930的数量可与图9所示不同。

图10为说明根据另一个实施例的非易失性双列直插式存储器模块(nvdimm)900的配置图。

在图10中，当与图9比较时，可添加多路复用器1101-1108，并且4个数据焊盘dq0-dq3可被用于第一易失性存储器装置911-914和第二易失性存储器装置921-924中的每一个中。术语vm表示易失性存储器，术语nvm表示非易失性存储器。

通过多路复用器1101-1104，当第一易失性存储器装置911-914与主机的存储器控制器9通信时，第一易失性存储器装置911-914的数据焊盘dq0-dq3与第三数据总线data_bus3_1-data_bus3_4可被联接，并且当第一易失性存储器装置911-914与控制器940通信时，第一易失性存储器装置911-914的数据焊盘dq0-dq3与第一数据总线data_bus1可被联接。

通过多路复用器1105-1108，当第二易失性存储器装置921-924与主机的存储器控制器9通信时，第二易失性存储器装置921-924的数据焊盘dq0-dq3与第四数据总线data_bus4_1-data_bus4_4可被联接，并且当第二易失性存储器装置921-924与控制器940通信时，第二易失性存储器装置921-924的数据焊盘dq0-dq3与第二数据总线data_bus2可被联接。

由于除了添加多路复用器1101-1108和4个数据焊盘dq0-dq3被用于第一易失性存储器装置911-914和第二易失性存储器装置921-924中的每一个中之外，图10的nvdimm900以与上文参照图9所述相同的方式操作，因此这里将省略进一步的细节描述。

掉电备份操作

图11为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的备份操作的流程图。在图11中，术语vm表示易失性存储器，术语nvm表示非易失性存储器。

参照图11，在图9中所示的nvdimm900中，第一易失性存储器装置911-914和第二易失性存储器装置921-924在正常时间与主机的存储器控制器9通信，并且通过主机的存储器控制器9执行对易失性存储器装置911-914和921-924的控制(步骤s1110)。虽然第一易失性存储器装置911-914和第二易失性存储器装置921-924共享相同的控制总线cmd/addr_bus，但针对易失性存储器装置911-914和921-924独立地设置数据总线data_bus3_1-data_bus3_4和data_bus4_1-data_bus4_4。因此，与nvdimm900的控制器940不同，主机的存储器控制器9可独立地向易失性存储器装置911-914和921-924传输不同的数据/独立地从易失性存储器装置911-914和921-924接收不同的数据。

在步骤s1120中，触发条件可被满足。如果满足触发条件，则过程可继续进行至步骤s1130。如果不满足触发条件，则过程可进行至步骤s1110。触发条件是用于将第一易失性存储器装置911-914和第二易失性存储器装置921-924的数据备份在非易失性存储器装置930中的条件。例如，主机的电源host_vdd和host_vss中检测到故障可满足触发条件。可选地，当通过主机的存储器控制器9的指示执行备份操作时，主机的存储器控制器9的备份操作的指示可满足触发条件。

在步骤s1130中，对易失性存储器装置911-914和921-924的控制可从主机的存储器控制器9转换至nvdimm900的控制器940。进一步地，nvdimm900使用的电源从主机的电源host_vdd和host_vss转换至辅助电源10供应的应急电源emg_vdd和emg_vss。此外，由于控制主体转换至控制器940，因此第一易失性存储器装置911-914使用的数据总线从第三数据总线data_bus3_1-data_bus3_4转换至第一数据总线data_bus1，并且第二易失性存储器装置921-924使用的数据总线从第四数据总线data_bus4_1-data_bus4_4转换至第二数据总线data_bus2。

在步骤s1140中，控制器940独立地对共享控制总线cmd/addr_bus和数据总线data_bus1和data_bus2的易失性存储器装置911-914和921-924设置命令地址延时cal。

再次参照图9，各个第一易失性存储器装置911-914和各个第二易失性存储器装置921-924均包括8个数据焊盘dq0-dq7。在数据焊盘dq0-dq7中，4个数据焊盘dq0-dq3可与第一数据总线data_bus1和第二数据总线data_bus2联接，4个剩余数据焊盘dq4-dq7可与第三数据总线data_bus3_1-data_bus3_4和第四数据总线data_bus4_1-data_bus4_4联接。可通过控制器940的指示改变第一易失性存储器装置911-914和第二易失性存储器装置921-924使用的数据总线。第一易失性存储器装置911-914的第零数据焊盘dq0可分别与构成第一数据总线data_bus1的数据线中的不同数据线联接，第二易失性存储器装置921-924的第零数据焊盘dq0可分别与构成第二数据总线data_bus2的数据线中的不同数据线联接。通过这样，第一易失性存储器装置911-914可独立地进入pda模式，且第二易失性存储器装置921-924可独立地进入pda模式。

例如，这可通过将第一易失性存储器装置911和第二易失性存储器装置921，以下称为第一易失性存储器组，的命令地址延时cal设置为第一值例如0，并通过将剩余的易失性存储器装置912-914和922-924，即除第一易失性存储器组911和921之外的易失性存储器装置，的命令地址延时cal设置为不同于第一值的第二值例如3，来实现。

再次参照图11，在步骤s1150中，通过使用命令地址延时cal的设置，控制器940读取第一易失性存储器组911和921。例如，通过在片选信号cs的启用时间应用命令/地址cmd/addr，控制器400可通过访问命令地址延时cal被设置为第一值例如0的第一易失性存储器组911和921读取第一易失性存储器组911和921。由于除第一易失性存储器组911和921之外的剩余易失性存储器装置912-914和922-924的命令地址延时cal被设置为第二值例如延时3，因此剩余易失性存储器装置912-914和922-924确定来自控制器940的读取命令为非法的，并且不执行读取操作。

可从上文参照图4-图7b所作的描述理解以下方案，即控制器940在步骤s1140中独立地对共享控制总线cmd/addr_bus和数据总线data_bus1和data_bus2的易失性存储器装置911-914和921-924设置命令地址延时cal，并且在步骤s1150中通过仅访问易失性存储器装置或易失性存储器组即上述具有特定命令地址延时cal的示例中的第一易失性存储器组911和921来读取数据。此外，命令地址延时cal的第一值和第二值之差dcal可以满足dcal≥trcd且dcal＜trp的方式进行设置。

在步骤s1160中，在从易失性存储器装置读取的数据被写入在非易失性存储器装置930中时执行数据的备份。例如，从第一易失性存储器组911和921读取的数据可被备份在非易失性存储器装置930的存储器页面中。

在步骤s1170中，确定非易失性存储器页面是否装满。如果非易失性存储器页面未满(s1170，否)，则过程可回到步骤s1140。

例如，如上所述，如果存储在第一易失性存储器组911和921中的数据剩余，则控制器940可通过在步骤s1140中将第一易失性存储器组911和921的命令地址延时cal设置为第一值例如0并将剩余易失性存储器装置912-914和922-924的命令地址延时cal设置为第二值例如3来对存储在第一易失性存储器组911和921中的剩余数据执行读取操作。

再例如，如果存储在第一易失性存储器组911和921中的所有数据都被备份，则在步骤s1140中，控制器940可将第一易失性存储器装置912和第二易失性存储器装置922(以下称为第二易失性存储器组)的命令地址延时cal设置为第一值，例如0，并可将剩余的易失性存储器装置911、913、914、921、923和924，即除第二易失性存储器组912和922之外的易失性存储器装置，的命令地址延时cal设置为不同于第一值的第二值，例如3。然后，在步骤s1150中，控制器940可通过使用命令地址延时cal的设置读取第二易失性存储器组912和922。虽然没有说明，但通过使用命令地址延时cal的设置选择性读取共享控制总线cmd/addr_bus和数据总线data_bus1和data_bus2的易失性存储器装置911-914和921-924可通过从第一易失性存储器组扩展至第n(n为自然数)易失性存储器组来实施。

当在步骤s1170中确定非易失性存储器页面已满(s1170，是)时，过程继续进行至步骤s1180，在步骤s1180中编程非易失性存储器页面。

当编程非易失性存储器装置930的存储器页面时，需要检查没有从易失性存储器装置911-914和921-924读取的数据是否仍然存在。因此，在编程非易失性存储器装置930的存储器页面的操作中，控制器940可对易失性存储器装置911-914和921-924执行刷新操作。例如，可执行均匀分布刷新周期的分布式刷新操作。分布式刷新是在每个预定时期执行刷新周期使得所有行在迭代任务之前打开，并且当不执行刷新时可读取或写入易失性存储器装置。

在准备和写入新的非易失性存储器页面时，易失性存储器装置911-914和921-924可在功率低于完整操作状态的功率的低电源模式下操作。在准备和写入新的非易失性存储器页面之后，当备份的数据仍然剩余在易失性存储器装置911-914和921-924中以及编程的存储器页面存在于非易失性存储器装置930中时，易失性存储器装置911-914和921-924恢复至完整操作状态的电源模式使得不连续执行读取未备份的数据的操作。

在步骤s1190中，确定备份的数据是否剩余在易失性存储器装置911-914和921-924中。如果备份的数据不存在，则可完成掉电备份操作，且nvdimm900可关闭。如果备份的数据仍存在，则过程可继续进行至步骤s1140，并执行剩余数据的备份操作。

上电恢复操作

图12为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的恢复操作的流程图。在图12中，术语vm表示易失性存储器，术语nvm表示非易失性存储器。

当主机的电源host_vdd和host_vss恢复到正常状态时或当主机的存储器控制器9指示恢复操作时，可执行上电恢复操作。由于主机的电源host_vdd和host_vss已恢复到正常状态，因此可通过使用主机的电源host_vdd和host_vss执行上电恢复操作。

在示例中，在通过执行上文参照图11所述的掉电备份操作完成备份操作之后nvdimm900被关闭的状态中，nvdimm900可执行恢复操作。在另一个示例中，当nvdimm900执行备份操作时，即，在备份操作开始之后完成之前，主机的电源host_vdd和host_vss可恢复到正常状态。在这种情况下，可中断掉电备份操作，并可执行上电恢复操作。

参照图12，在任意示例中，nvdimm900的第一易失性存储器装置911-914和第二易失性存储器装置921-924可处于通过nvdimm900的控制器940控制它们的状态中(步骤s1210)。

在步骤s1220中，确定是否满足恢复条件。当满足恢复条件时(s1220，是)，开始将数据从非易失性存储器装置930恢复至易失性存储器装置911-914和921-924。

在步骤s1230中，控制器940独立地对共享控制总线cmd/addr_bus和数据总线data_bus1和data_bus2的易失性存储器装置911-914和921-924设置命令地址延时cal。如上文参照图11对备份操作所描述的，第一易失性存储器装置911-914可独立地进入pda模式，且第二易失性存储器装置921-924可独立地进入pda模式。

例如，第一易失性存储器组911和912的命令地址延时cal可设置为第三值例如0，剩余易失性存储器装置912-914和922-924的命令地址延时cal可设置为不同于第三值的第四值例如3。

在步骤s1240中，通过使用命令地址延时cal将从非易失性存储器装置930读取的数据写入第一易失性存储器组911和921中，可执行至第一易失性存储器组911和921的数据恢复。

在步骤s1250中，确定恢复的数据是否剩余在非易失性存储器装置930中。当恢复的数据仍存在时，过程可继续进行至步骤s1230，并且可对剩余的数据执行恢复操作。

例如，当对第一易失性存储器组911和921的数据恢复完成时，在步骤s1230中，控制器940可将第二易失性存储器组912和922的命令地址延时cal设置为第三值例如0，并可将剩余易失性存储器装置911、913、914、921、923和924的命令地址延时cal设置为不同于第三值的第四值例如3。然后，在步骤s1240中，通过使用命令地址延时cal的设置，控制器940可将从非易失性存储器装置930读取的数据恢复至第二易失性存储器组912和922。也可通过以下步骤执行对除第一易失性存储器组911和921以及第二易失性存储器组912和922之外的剩余易失性存储器装置913、914、923和924的数据恢复操作：将第n易失性存储器组的命令地址延时cal设置为第三值，其中，n为自然数；将剩余易失性存储器装置，即除第n易失性存储器组之外的易失性存储器装置，的命令地址延时cal设置为第四值；以及然后恢复从非易失性存储器装置930读取的数据。命令地址延时的cal的第三值和第四值之差dcal可以满足dcal≥trcd且dcal＜trp的方式设置。

当在步骤s1250中确定恢复的数据不存在时，数据恢复操作基本上完成。然而，为了为主机的电源host_vdd和host_vss再次掉电的情况做准备，在对易失性存储器装置911-914和921-924的控制被转换至主机的存储器控制器9之前，需要确保非易失性存储器装置930有足够的容量，即存储空间以备份存储在易失性存储器装置911-914和921-924中的数据。

在步骤s1260中，确定非易失性存储器装置930中是否存在足够数据备份的擦除块。例如，确定非易失性存储器装置930中是否存在足够量的擦除块以备份易失性存储器装置911-914和921-924的整个容量或者易失性存储器装置911-914和921-924的存储数据的使用量或有效范围。如果非易失性存储器装置930中不存在足够的擦除块(s1260，否)，则擦除非易失性存储器装置930中的新块(步骤s1270)。

如果非易失性存储器装置930中存在足够的擦除块(s1260，是)，则将对易失性存储器装置911-914和921-924的控制从nvdimm900的控制器940转换至主机的存储器控制器9(步骤s1280)，并完成上电恢复操作。

此后，nvdimm900可由主机的存储器控制器9使用，并且可以与上文参照图11描述的步骤s1110相同的状态运行。例如，可将由第一易失性存储器装置911-914使用的数据总线从第一数据总线data_bus1转换至第三数据总线data_bus3_1-data_bus3_4，可将由第二易失性存储器装置921-924使用的数据总线从第二数据总线data_bus2转换至第四数据总线data_bus4_1-data_bus4_4。

掉电中断操作

图13为说明根据实施例的非易失性双列直插式存储器模块(nvdimm)中的掉电中断操作的流程图。在图13中，术语vm表示易失性存储器，术语nvm表示非易失性存储器。

当电源故障检测器960检测主机的电源host_vdd和host_vss中发生故障或主机的存储器控制器9指示备份操作时，如上文参照图11所述地执行掉电备份操作。当执行掉电备份操作时，即在备份操作开始之后完成之前，主机的电源host_vdd和host_vss可恢复至正常状态并可恢复主机的电源。在这种情况下，需要中断备份操作并尽快允许主机的存储器控制器9使用nvdimm900的易失性存储器装置911-914和921-924。下文中，将对这样的掉电中断操作进行描述。

参照图13，在步骤s1310中，执行上文参照图11所述的掉电备份操作，即从当满足触发条件实际上开始备份任务之后至备份任务完成之前的操作。

在步骤s1320中，确定主机的电源host_vdd和host_vss是否恢复。例如，当主机的电源host_vdd和host_vss恢复至正常状态并供应给nvdimm900或者从主机的存储器控制器9接收与其对应的信号时，可确定主机的电源host_vdd和host_vss恢复。

在掉电中断操作中，由于nvdimm900还没有完成掉电备份操作，因此nvdimm900处于关闭之前的状态，易失性存储器装置911-914和921-924处于数据仍存储于其中的状态。因此，如同在上电恢复操作中，可不需要数据恢复过程。然而，由于在数据备份过程中编程非易失性存储器装置930的存储器页面，因此可能不能为可能发生的主机的电源host_vdd和host_vss故障做准备。因此，在确保非易失性存储器装置930的空间能够备份nvdimm900的易失性存储器装置911-914和921-924之后，将控制转换至主机的存储器控制器9可能是必要的。

在步骤s1330中，确定非易失性存储器装置930中是否存在足够数据备份的擦除块。例如，确定非易失性存储器装置930中是否存在足够量的擦除块以备份易失性存储器装置911-914和921-924的整个容量或者易失性存储器装置911-914和921-924的存储数据的使用量或有效范围。

当非易失性存储器装置930中存在足够的擦除块时(s1330，是)，将对易失性存储器装置911-914和921-924的控制从nvdimm900的控制器940转换至主机的存储器控制器9(步骤s1340)，并且主机的存储器控制器9可立即使用nvdimm900。

然而，如果非易失性存储器装置930中不存在足够的擦除块(s1330，否)，则擦除非易失性存储器装置930中的新块，从而为可能发生的主机的电源host_vdd和host_vss故障做准备(步骤s1350)。

这里，从非易失性存储器装置930擦除的块可包括从易失性存储器装置911-914和921-924备份的数据。当在掉电中断操作中再次发生主机的电源host_vdd和host_vss故障时，不再次从开始执行图11所示的整个掉电备份操作，优先仅备份在擦除块中备份的数据然后在中断时间中断的备份操作的优势可在于，可快速实施备份任务并且可减少具有有限电量的辅助电源10的应急电源emg_vdd和emg_vss的消耗。

在步骤s1360中，确定是否满足触发条件。如上所述，触发条件可以是检测到主机的电源host_vdd和host_vss故障或来自主机的存储器控制器9的备份指示。当不满足触发条件时，过程返回至步骤s1330。

当确定满足触发条件时(s1360，是)，在步骤s1370中，具有与擦除块中备份的数据相对应的数据的易失性存储器区域在非易失性存储器装置930中备份。

例如，当第一易失性存储器装置911或第一易失性存储器组911和921的数据在非易失性存储器装置930的擦除块中备份时，nvdimm900的控制器940可将第一易失性存储器装置911或第一易失性存储器组911和921的命令地址延时cal设置为第五值，例如0。然后，在将剩余的易失性存储器装置的命令地址延时cal设置为第六值例如3之后，可通过使用命令地址延时cal的设置值选择并读取具有对应于非易失性存储器装置930的擦除块的数据的易失性存储器区域。将读取数据再次备份在非易失性存储器装置930中。在完成步骤s1370的选择性备份操作之后，可恢复在掉电中断操作开始时中断的掉电备份操作(步骤s1380)。

如从以上描述中明显的是，当nvdimm900由于主机的电源host_vdd和host_vss的故障和恢复执行备份操作和恢复操作时，nvdimm900的第一易失性存储器装置911-914在与控制器940通信时共享控制总线cmd/addr_bus和第一数据总线data_bus1，nvdimm900的第二易失性存储器装置921-924在与控制器940通信时共享控制总线cmd/addr_bus和第二数据总线data_bus2。控制器940可通过将命令地址延时cal设置为不同值而独立地访问第一易失性存储器装置911-914来备份和恢复数据。同样，控制器940可通过将命令地址延时cal设置为不同值而独立地访问第二易失性存储器装置921-924来备份和恢复数据。

在一个或多个示例性实施例中，本文描述的功能可在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则功能可作为机器可读介质上的一个或多个指令或编码即诸如计算机可读介质的计算机程序产品被存储或传输。计算机可读介质包括通信介质，其包括计算机存储介质和帮助计算机程序从一个地方转移到另一个地方的任何介质。存储介质可以是可通过计算机访问的任何可用的介质。在非限制性示例中，这样的计算机可读介质可通过ram、rom、eeprom、cd-rom、光盘存储器装置、磁盘存储器装置、磁存储器装置或计算机访问，并且可包括可用于携带或存储指令或数据结构形式的所期望的程序编码的任何介质。本文使用的磁盘和光碟(disc)包括光碟(cd)、激光盘、光盘、数字通用光盘(dvd)、软盘和蓝光光盘，其中磁盘通常通过磁再现数据，而光碟通过光再现数据。因此，其任意组合应包括在计算机可读介质的范围内。

虽然为了说明的目的已经描述了各种实施例，但对本领域技术人员将显而易见的是，在不脱离如权利要求书限定的本发明的精神和范围的情况下可进行各种改变和修改。