一种用于微控制器的烧录装置的制作方法

本实用新型涉及一种微控制器，具体是一种用于微控制器的烧录装置。

背景技术：

在MCU芯片量产的时候，其中一个重要的环节就是将用户应用程序写入芯片的非挥发性存储介质的存储器（如OTP、MTP、FLASH等）中。这一过程也被称为“烧录”。在此烧录的过程中，如何快速高效且可靠地将用户程序烧录到MCU芯片中，对控制生产成本和可靠性来说非常重要。

技术实现要素：

本实用新型的目的在于提供一种用于微控制器的烧录装置，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种用于微控制器的烧录装置，包括烧录模块、烧录电压检测模块和烧录控制模块，所述烧录模块通过串行烧录通信接口与外部烧录逻辑进行串行通信，串行烧录通信接口有2个信号线，分别是烧录时钟信号线pclk和烧录数据信号线pdat，在烧录模式中，将微控制器芯片的2个普通GPIO分时复用为烧录时钟信号线pclk和烧录数据信号线pdat；所述烧录电压检测模块，负责检测微控制器芯片的外部是否在微控制器芯片的烧录高电压引脚VPP上加上满足烧录要求的烧录电压；烧录控制模块输出2个控制信号。

作为本实用新型进一步的方案：还包括时钟模块，时钟模块负责产生芯片的内核工作时钟clk_core。

与现有技术相比，本实用新型的有益效果是：1）在检测到烧录高压稳定有效时长至80微秒后，才允许微控制器进入烧录模式。通过过滤干扰，可以使微控制器芯片避免由于干扰的存在而误进入烧录模式，从而影响微控制器芯片的正常工作。

2）在烧录模式时，通过分时复用微控制器芯片的2个GPIO引脚，作为微控制器芯片的烧录串行通信信号引脚，不需要额外增加2个引脚，从而节省芯片面积。

3）在微控制器正常工作时，彻底关闭烧录相关逻辑的时钟，可以节省芯片不必要的功耗。

4）通过较短的检测时间窗口就可以有效地检测到烧录请求，使微控制器芯片只需要较短的时间后就能够跳过烧录模式进入正常工作模式。

附图说明

图1为用于微控制器的烧录装置中微控制器系统框图。

图2为用于微控制器的烧录装置中烧录控制模块设计原理框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1～2，在本方案中，在检测到烧录高压稳定有效时长至80微秒后，才允许微控制器进入烧录模式。通过过滤干扰，可以使微控制器芯片避免由于干扰的存在而误进入烧录模式，从而影响微控制器芯片的正常工作。在烧录模式时，通过分时复用微控制器芯片的2个GPIO引脚，作为微控制器芯片的烧录串行通信信号引脚，不需要额外增加2个引脚，从而节省芯片面积。在微控制器正常工作时，彻底关闭烧录相关逻辑的时钟，可以节省芯片不必要的功耗。通过较短的检测时间窗口就可以有效地检测到烧录请求，使微控制器芯片只需要较短的时间后就能够跳过烧录模式进入正常工作模式。

本方案的原理如图 1所示。

时钟模块（clock_gen）：时钟模块负责产生芯片的内核工作时钟（clk_core）。

NVM模块：NVM（non-volatile memory）为一种非易失性存储器，可以芯片在断电的时情况下，保持存储器中的内容不丢失。NVM用来存储用户程序。MCU正常工作时，需要从NVM中读出用户程序并执行相应用户定义的操作。

烧录模块（prog）:烧录模块通过串行烧录通信接口与外部烧录逻辑进行串行通信，接收到外部烧录逻辑的指令后进行解析，并执行相应的烧录指令操作。这些烧录指令包括有设置烧录地址、设置烧录写入数据、启动烧录、读回NVM数据用于校验等等。串行烧录通信接口有2个信号线，分别是烧录时钟信号线（pclk）和烧录数据信号线（pdat）。在烧录模式中，将芯片的2个普通GPIO分时复用为烧录时钟信号线（pclk）和烧录数据信号线（pdat），在烧录完成后，当芯片处于正常工作模式时，这2个GPIO仍然可以用作普通GPIO使用。

烧录电压检测模块（det_vp）：此模块负责检测微控制器芯片的外部是否在芯片的烧录高电压引脚（VPP）上加上满足烧录要求的烧录电压。当检测到烧录高电压引脚（VPP）上存在满足烧录的高电压时，烧录电压检测模块输出烧录高压有效标志信号（hv_vld）。

烧录控制模块（prog_ctrl）：

烧录控制模块负责控制芯片在上电复位后是进入烧录模式，或是跳过烧录模式而进入正常工作模式。烧录控制模块输出2个控制信号。其中，烧录使能信号（prog_en）用来控制烧录模块的工作使能，当烧录使能信号（prog_en）为高电平有效状态时，烧录模块（prog）开始工作。内核使能信号（core_en）用来控制烧录模块的工作使能，当内核使能信号（core_en）为高电平有效状态时，微控制器内核开始正常工作。

烧录控制模块的工作原理如图 2所示。在本方案中，微控制器进入烧录模式的条件是：在芯片上电复位释放的120微秒之内，如果检测到有效的烧录高电压，即芯片进入烧录模式，否则，芯片将于芯片上电复位释放的120微秒之后进入正常工作模式。如图 2所示，当烧录电压检测模块输出的信号hv_det为高有效时，烧录控制模块中的计数器det_cnt进行累加计数；当烧录电压检测模块输出的信号hv_det为低电平状态时，烧录控制模块中的计数器det_cnt重新归零。计数器det_cnt的计数值通过比较器（C1）与80微秒计数值进行比较，当比较器C1的输出信号hv_vld为高电平输出状态时，表示检测到的烧录高压至少在80微秒里面是稳定的。以比较器C1的输出信号hv_vld作为检测到烧录高电压有效的条件，可以规避掉由于干扰导致芯片误进入烧录模式，从而影响芯片的正常上电工作。再者，在烧录高压刚刚加上或者正在撤除的过程中，烧录高电压并不稳定的情况下，也不应该进入烧录指令处理。因此，通过烧录控制模块中的上述逻辑可以保证芯片可靠地进行烧录。当芯片上电复位后，烧录控制模块中的计数器por_cnt会进行累加计数，计数器por_cnt的计数值通过比较器（C2）与120微秒计数值进行比较，当比较器C2的输出信号gt_120us为高电平输出状态时，表示从上电复位释放开始计时，时间已经超过120微秒。否则，当比较器C2的输出信号gt_120us为低电平输出状态时，表示从上电复位释放开始计时，时间还没有超过120微秒，即当前仍然处于可以进入烧录模式的时间窗口之内。如图 2所示，当比较器C1的输出信号hv_vld为高电平输出状态且比较器C2的输出信号gt_120us为低电平输出状态时，烧录控制模块输出的烧录使能信号（prog_en）为高有效状态，从而使能烧录模块（prog）开始工作，芯片进入烧录模式。同时，与GPIO_1连接的开关GATE1打开，且与GPIO_2连接的开关GATE2打开，外部烧录模块可以通过GPIO_1和GPIO_2与烧录模块进行串行通信。

当比较器C2的输出信号gt_120us为高电平输出状态且烧录使能信号（prog_en）为低电平状态时，烧录控制模块输出的内核使能信号（core_en）为高有效状态，从而使能微控制器内核进入正常工作模式。同时，与GPIO_1连接的开关GATE1关闭，且与GPIO_2连接的开关GATE2关闭，从而关闭了烧录模块的工作时钟，使芯片节省不必要的功耗。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。