一种新型存储系统、存储方法及装置与流程

本发明涉及存储系统的领域，尤其涉及一种新型存储系统、存储方法及装置。

背景技术：

目前，对于传统的存储系统的设计，一般使用内存条做cache缓存数据，并且包括异常掉电保护机制，当系统掉电时，外部供电立即切换到bbu供电，并将内存条中的cache刷新到硬盘中。例如：如图1所示，存储系统中包括cpu、dimm(英文全称：dual-inline-memory-modules,中文全称：双列直插式存储模块)和ssd(英文全称：solidstatedrives，中文全称：固态硬盘)，并且还包括bbu(英文全称：batterybackupunit，中文全称：备用电源组)供电系统；当cpu(英文全称：centralprocessingunit，中文全称：中央处理器)接收到待存储的信息时，将该待存储的信息发送到dimm中进行缓存，当系统掉电时，将供电系统切换到bbu备用供电系统上，cpu从dimm中拉取缓存数据，并将拉取的缓存数据保存到ssd中。

这种传统存储系统的缺点在于，系统掉电时，将缓存数据从内存条中存储到硬盘中会存在一定的延迟，并且，系统中bbu备用供电系统一般体积很大，会占用较大的面积。

技术实现要素：

有鉴于此，本发明实施例提供了种新型存储系统、存储方法及装置，在所述新型存储系统中，用非易失性存储介质代替了缓存和硬盘，实现了通过同一个存储介质同时实现数据的存储和缓存，并且，还解决了现有技术中，在掉电的情况下，需将缓存数据通过cpu存储到硬盘中的问题；除此之外，该存储系统，不需要备用电源，节省了整个机框的空间，降低了系统设计的复杂度，而且，在相同的机体面积的情况下，得到了更大的存储容量。

本发明实施例提供的一种新型存储系统，所述系统包括：

为所述系统供电的系统电源、中央处理器cpu、与所述cpu相连接，用于存储所述cpu发送的待存储数据并将所述待存储数据进行缓存的非易失性存储介质；

其中，所述非易失性存储介质包括：缓存单元和存储单元；

所述存储单元，用于存储所述cpu发送的待存储数据；

所述缓存单元，用于将所述cpu发送的待存储数据进行缓存，以便所述cpu从所述缓存单元中获取所需的数据；

在掉电的情况下，所述cpu将正在处理的数据发送到所述非易失性存储介质中，所述非易失性存储介质中的存储单元对所述正在处理的数据进行存储。

可选的，所述非易失性存储介质包括：

nvdimm、reram或者3dxpoint。

本发明实施例还提供了一种存储方法，所述方法应用于所述新型存储系统中，所述系统包括：系统电源、cpu、非易失性存储介质；其中所述非易失性存储介质包括：缓存单元和存储单元；

所述方法包括：

所述cpu将待存储数据发送到所述非易失性存储介质中；

所述非易失性存储介质中的缓存单元将所述待存储数据进行缓存以便所述cpu从所述缓存单元中获取所需的数据；

所述非易失性存储介质中的存储单元将所述待存储数据进行存储。

可选的，在掉电的情况下，所述cpu将待存储数据发送到所述非易失性存储介质中，包括：

在掉电情况下，所述cpu将正在处理的数据进行缓存；

将缓存的所述正在处理的数据发送到所述非易失性存储介质中。

可选的，当系统恢复供电时，还包括：

所述cpu从所述非易失性存储介质中的缓存单元获取所需的数据。

本发明实施例还提供了一种存储装置，所述装置应用于所述新型存储系统中，所述系统包括：系统电源、cpu、非易失性存储介质；其中所述非易失性存储介质包括：缓存单元和存储单元；

所述装置包括：

发送模块，用于所述cpu将待存储数据发送到所述非易失性存储介质中；

缓存模块，用于所述非易失性存储介质中的缓存单元将所述待存储数据进行缓存以便所述cpu从所述缓存单元中获取所需的数据；

存储模块，用于所述非易失性存储介质中的存储单元将所述待存储数据进行存储。

可选的，所述发送模块包括：

缓存子模块，用于在掉电情况下，所述cpu将正在处理的数据进行缓存；

发送子模块，用于将缓存的所述正在处理的数据发送到所述非易失性存储介质中。

可选的，还包括：

获取模块，用于所述cpu从所述非易失性存储介质中的缓存单元获取所需的数据。

本发明实施例中，该新型存储系统包括：为所述系统供电的系统电源、中央处理器cpu、与所述cpu相连接，用于存储所述cpu发送的待存储数据并将所述待存储数据进行缓存的非易失性存储介质；该非易失性存储介质中的存储单元存储所述cpu发送的待存储数据，该非易失性存储介质中的缓存单元将所述cpu发送的待存储数据进行缓存，以便所述cpu从所述缓存单元中获取所需的数据；并且，在掉电的情况下，所述cpu将正在处理的数据发送到所述非易失性存储介质中，所述非易失性存储介质中的存储单元对所述正在处理的数据进行存储。因此，通过本实施例的新型存储系统，用非易失性存储介质代替了缓存和硬盘，实现了通过同一个存储介质同时实现数据的存储和缓存，并且，还解决了现有技术中，在掉电的情况下，需将缓存数据通过cpu存储到硬盘中的问题；除此之外，该存储系统，不需要备用电源，节省了整个机框的空间，降低了系统设计的复杂度，而且，在相同的机体面积的情况下，得到了更大的存储容量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1示出了传统存储系统的结构示意图；

图2示出了本发明实施例提供的一种新型存储系统的结构示意图；

图3示出了本发明实施例提供的一种存储方法的流程示意图；

图4示出了本发明实施例提供的一种存储装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图2，示出了本发明实施例提供的一种新型存储系统的结构示意图，在本实施例中，所述系统可以包括：

为所述系统供电的系统电源100、中央处理器cpu200、与所述cpu相连接，用于存储所述cpu发送的待存储数据并将所述待存储数据进行缓存的非易失性存储介质300；

其中，所述非易失性存储介质300包括：缓存单元301和存储单元302；

所述存储单元302，用于存储所述cpu发送的待存储数据；

所述缓存单元301，用于将所述cpu发送的待存储数据进行缓存，以便与所述cpu200进行信息交互；

在掉电的情况下，所述cpu200将正在处理的数据发送到所述非易失性存储介质中的存储单元，所述存储单元302对所述正在处理的数据进行存储。

本实施例中，非易失性存储介质可以包括缓存单元301和存储单元302，也就是说，该新型存储系统中的非易失性存储介质300可以同时实现两方面的功能：第一方面：对接收到的数据进行存储，这样即时在掉电的情况下，也不会丢失数据；第二发明：对接收到的数据进行缓存，这样可以实现高速的与cpu进行信息交互。

本实施例中，在正常情况下，cpu200将产生或者接收到的待存储数据发送到非易失性存储介质300中，非易失性存储介质300中的缓存单元301可以将这些待存储数据进行缓存，当cpu需要调取该数据时，cpu可以快速的从该缓存单元301中调取；非易失性存储介质300中的存储单元302可以将这些待存储数据进行存储，在系统掉电的情况下，也不会丢失数据。

本实施例中，在系统掉电的情况下，cpu200可能有正在处理且未处理完成的数据，在系统掉电的瞬间，cpu200可以将正在处理的数据进行缓存，并将缓存后的数据发送到非易失性存储介质300中，非易失性存储介质300中的存储单元将所述正在处理的数据进行存储，因此，即使系统掉电，也不会丢失掉这部分正在处理且未处理完成的数据。由于，cpu200可以快速的将正在处理的数据发送到非易失性存储介质300中进行存储，因此无需备用电源，在掉电的瞬间，剩余的电量足够使得cpu完成这一操作。

本实施例中，当系统恢复供电时，cpu可以直接从所述非易失性存储介质中的缓存单元获取所需的数据，这样在系统恢复供电后，可以快速的获取到所需的数据，并对获取到的数据进行处理。

本实施例中，非易失性存储介质可以包括多种不同形式的存储介质，例如可以包括：nvdimm、reram或者3dxpoint等。

举例说明：假设非易失性存储介质为nvdimm，可以将nvdimm分区，一部分分区实现缓存单元的功能，另一部分区可以实现存储单元的功能。

本实施例的系统，在存储系统中通过非易失性存储介质，实现了通过同一个存储介质同时实现数据的存储和缓存，解决了现有技术中，需要应用两种不同的存储介质分别实现数据的存储和缓存，并且，也解决了现有技术中，在掉电的情况下，需将缓存数据通过cpu存储到硬盘中的问题；除此之外，该存储系统，不需要备用电源，节省了整个机框的空间，降低了系统设计的复杂度，而且，在相同的机体面积的情况下，得到了更大的存储容量。

参考图3，示出了本发明实施例提供的一种存储方法的流程示意图，在本实施例中，所述系统包括：系统电源、cpu、非易失性存储介质；其中所述非易失性存储介质包括：缓存单元和存储单元；

所述方法包括：

s301：所述cpu将待存储数据发送到所述非易失性存储介质中；

s302：所述非易失性存储介质中的缓存单元将所述待存储数据进行缓存以便与所述cpu进行信息交互；

s303：所述非易失性存储介质中的存储单元将所述待存储数据进行存储。

本实施例中，s302与所述s303可以是同时进行的，也可以是按照预设的顺序，先后进行的。

本实施例中，非易失性存储介质可以包括多种不同形式的存储介质，例如可以包括：nvdimm、reram或者3dxpoint等。

本实施例中，在正常的情况下，cpu将产生或者接收到的待存储数据发送到非易失性存储介质中，非易失性存储介质中的缓存单元可以将这些待存储数据进行缓存，当cpu需要调取该数据时，cpu可以快速的从该缓存单元中调取；非易失性存储介质中的存储单元可以将这些待存储数据进行存储，在系统掉电的情况下，也不会丢失数据。

但是，在掉电的情况下，对于cpu正在处理而且未完成的数据，也可以进行保存，具体的s301可以包括：

在掉电情况下，所述cpu将正在处理的数据进行缓存；

并将缓存的所述正在处理的数据发送到所述非易失性存储介质中。

因此，在系统掉电的情况下，假设cpu有正在处理且未处理完成的数据，在系统掉电的瞬间，cpu可以将正在处理的数据进行缓存，并将缓存后的数据发送到非易失性存储介质中，非易失性存储介质中的存储单元将所述正在处理的数据进行存储，因此，即使系统掉电，也不会丢失掉这部分正在处理且未处理完成的数据。

本实施例中，当系统恢复供电时，还包括：

所述cpu从所述非易失性存储介质中的缓存单元获取所需的数据。

因此，当系统恢复供电时，cpu可以直接从所述非易失性存储介质中的缓存单元获取所需的数据，这样在系统恢复供电后，可以快速的获取到相关的数据，并对数据进行处理。

本实施例中，在系统正常供电的情况下，存储系统中的非易失性存储介质，可以同时对接收到的数据进行存储和缓存，这样即时在系统掉电后，保存在非易失性存储介质中的数据也不会丢失，并且，在系统掉后，cpu可以将正在处理的数据发送到非易失性存储介质中进行保存，当系统恢复供电后，cpu可以直接非易失性存储介质中获取相关的数据。

参考图4，示出了本发明实施例提供的一种存储装置的结构示意图，在本实施例中，所述装置应用于所述新型存储系统中，所述系统包括：系统电源、cpu、非易失性存储介质；其中所述非易失性存储介质包括：缓存单元和存储单元；

所述装置包括：

发送模块401，用于所述cpu将待存储数据发送到所述非易失性存储介质中；

缓存模块402，用于所述非易失性存储介质中的缓存单元将所述待存储数据进行缓存以便所述cpu从所述缓存单元中获取所需的数据；

存储模块403，用于所述非易失性存储介质中的存储单元将所述待存储数据进行存储。

可选的，所述发送模块包括：

缓存子模块，用于在掉电情况下，所述cpu将正在处理的数据进行缓存；

发送子模块，用于将缓存的所述正在处理的数据发送到所述非易失性存储介质中。

可选的，还包括：

获取模块，用于所述cpu从所述非易失性存储介质中的缓存单元获取所需的数据。

通过本实施例的装置，在系统正常供电的情况下，存储系统中的非易失性存储介质，可以同时对接收到的数据进行存储和缓存，这样即时在系统掉电后，保存在非易失性存储介质中的数据也不会丢失，并且，在系统掉后，cpu可以将正在处理的数据发送到非易失性存储介质中进行保存，当系统恢复供电后，cpu可以直接非易失性存储介质中获取相关的数据。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。