技术总结
本实用新型公开了一种基于总线通信的多通道UART串行收发控制器，包括处理器CPU、FPGA内部逻辑单元，所述处理器CPU与FPGA内部逻辑单元进行总线通信连接，用于处理FPGA内部逻辑单元的数据，所述FPGA内部逻辑单元又与外部的多路UART收发器进行串行通信连接，用于读取并处理外部的多路UART收发器的数据。本实用新型通过扩展一个FPGA芯片并改变其内部逻辑结构，从而使一个控制芯片与多路的UART连接进行串口通信，代替原有的多个16C554芯片与多路UART串口连接的技术方案，节省了生产成本，方便了后续硬件升级，解决了应用多芯片所产生的总线占用及冲突问题。
技术研发人员：张花
受保护的技术使用者：广州炫通电气科技有限公司
文档号码：201720288082
技术研发日：2017.03.22
技术公布日：2017.10.27