存储器系统及其操作方法与流程

本申请于2017年12月21日提交的申请号为10-2017-0177236的韩国专利申请的优先权，其公开通过引用整体并入本文。

本发明的各个示例性实施例总体涉及一种电子装置。特别地，实施例涉及一种能够有效地检测坏块以执行读取回收操作的存储器系统及其操作方法。

背景技术：

计算机环境范例已经转变至可随时随地使用的普适计算系统。诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用存储器系统，其中存储器系统具有用于存储数据的一个或多个存储器装置。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。

与硬盘装置相比，由于存储器系统不具有移动部件(例如，具有读取/写入头的机械臂)，因此存储器系统可以提供提优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。

技术实现要素：

各个实施例涉及一种能够检测坏块以用于执行读取回收操作的存储器系统及其操作方法。

根据本发明的实施例，一种存储器系统可以包括：存储器装置，其包括多个存储块；坏存储块检测单元，其对多个存储块执行测试读取操作以检测坏存储块；以及控制器，其根据由坏存储块检测单元检测坏存储块的结果来控制存储器装置对坏存储块执行读取回收操作。

坏存储块检测单元可以包括：测试读取管理单元，其生成并更新针对多个存储块的测试读取表；以及测试读取操作单元，其根据测试读取表控制存储器装置执行测试读取操作。

测试读取表可以具有关于是否在预定时间内对多个存储块执行了读取操作的信息。

测试读取表可以具有针对在预定时间内被执行读取操作的存储块的高逻辑标志及针对在预定时间内未被执行读取操作的存储块的低逻辑标志。

测试读取操作单元可以控制存储器装置对与高逻辑标志相对应的存储块之中的随机块执行测试读取操作。

测试读取表可以具有关于在预定时间内被执行读取操作的存储块的信息，并且存储块的信息包括存储块的地址。

测试读取操作单元可以控制存储器装置对与测试读取表的信息相对应的存储块之中的随机块执行测试读取操作。

测试读取表可以具有关于超级存储块的信息，其中超级存储块中的每一个包括多个存储块。

各个超级存储块可以彼此共享存储块，并且测试读取操作单元可以控制存储器装置对包括在超级存储块中的每一个中的多个存储块执行测试读取操作。

测试读取操作单元可以控制存储器装置对包括在与测试读取表的信息相对应的超级存储块中的存储块之中的随机块执行测试读取操作。

根据本发明的实施例，一种存储器系统的操作方法包括：坏存储块检测步骤，其对多个存储块执行测试读取操作以检测坏存储块；以及读取回收步骤，其根据坏存储块检测步骤的结果，对坏存储块执行读取回收操作。

坏存储块检测步骤可以包括：生成并更新多个存储块的测试读取表；以及根据测试读表来执行测试读取操作。

测试读取表可以具有关于是否在预定时间内对多个存储块执行了读取操作的信息。

测试读取表可以具有针对在预定时间内被执行读取操作的存储块的高逻辑标志及针对在预定时间内未被执行读取操作的存储块的低逻辑标志。

执行测试读取操作可以包括对与高逻辑标志相对应的存储块之中的随机块执行测试读取操作。

测试读取表可以具有关于在预定时间内被执行读取操作的存储块的信息，并且存储块的信息可以包括存储块的地址。

执行测试读取操作可以包括对与测试读取表的信息相对应的存储块之中的随机块执行测试读取操作。

测试读取表可以具有关于超级存储块的信息，其中超级存储块中的每一个包括多个存储块。

各个超级存储块可以彼此共享存储块，并且执行测试读取操作可以包括对包括在超级存储块中每一个中的多个存储块执行测试读取操作。

执行测试读取操作可以包括对包括在与测试读取表的信息相对应的超级存储块中的存储块之中的随机块执行测试读取操作。

根据本发明的实施例，一种存储器系统可以包括：存储器装置，其包括多个存储块；以及控制器，其适于：当未识别到每个存储块的读取计数时，以每个块为单位执行测试读取操作；基于测试读取操作，确定每个存储块是否受到读取干扰的影响；以及当至少一个存储块受到读取干扰的影响时，以每个块为单位执行读取回收操作。

附图说明

图1是示出包括根据本发明的实施例的存储器系统的数据处理系统的框图。

图2是示出在图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。

图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。

图4是示出图2所示的存储器装置的示例性三维结构的示意图。

图5是示出能够通过测试读取操作检测坏存储块来执行读取回收操作的存储器系统的示图。

图6a是示出包括在测试读取管理单元中的测试读取表的示图。

图6b是示出包括在测试读取管理单元中的测试读取表的示图。

图7a是示出包括在测试读取管理单元中的测试读取表的示图。

图7b是示出包括在测试读取管理单元中的测试读取表的示图。

图8是示出存储器系统的操作方法的流程图。

图9是示出存储器系统的操作方法的流程图。

图10至图18是示意性示出根据本发明的各个实施例的数据处理系统的应用示例的示图。

具体实施方式

以下参照附图更详细地描述本发明的各个实施例。然而，注意到，本发明可以以不同的其它实施例、形式和变化实施，并且不应被解释为限于本文阐述的实施例。相反，提供所述的实施例使得本发明将是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部分。

将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下所述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当一个元件被称为连接或联接到另一元件时，应该理解的是，前者可以直接连接或联接到后者，或者经由它们之间的中间元件电连接或电联接到后者。

将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。

本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。

如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。

将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。

除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。

在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。

还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。

图1是示出根据本发明的实施例的数据处理系统100的框图。

参照图1，数据处理系统100可包括与存储器系统110接合的主机102。

作为示例而非限制，主机102可以包括例如诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、tv和投影仪等的电子装置。

存储器系统110可以响应于来自主机102的请求而操作。特别地，存储器系统110可以存储由主机102输入或访问的数据。存储器系统可以用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可以利用可以与主机102电联接的各种类型的存储装置中的任何一种来实施。合适的存储装置的示例包括：固态硬盘(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型mmc、安全数字(sd)卡、迷你sd和微型sd、通用串行总线(usb)存储装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒等。

存储器系统110的存储装置可以利用诸如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置和诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器来实施。

存储器系统110可以包括存储待由主机120访问的数据的存储器装置150和可以控制将数据存储到存储器装置150中的控制器130。

控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。

存储器系统110可以为以下中的部分：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(rfid)装置或配置计算系统的各种部件之一。

存储器装置150可以是非易失性存储器装置以即使当不供应电源，也可保留其中存储的数据。存储器装置150可以在写入操作期间存储从主机102输入的数据，并且在读取操作期间将存储在其中的数据输出到主机102。存储器装置150可包括多个存储块152至156，存储块152至156中的每一个可包括电联接到多个字线的多个存储器单元。

控制器130可以控制存储器装置150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。例如，存储器系统110的控制器130可以响应于来自主机102的请求来控制存储器装置150。控制器130可以将从存储器装置150读取的数据提供给主机102，和/或可以将从主机102提供的数据存储到存储器装置150中。

控制器130可包括主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、诸如nand闪存控制器(nfc)的存储器接口i/f单元142以及存储器144，其每一个通过内部总线彼此接合。

主机接口单元132可处理从主机102提供的命令和数据。主机接口单元132可在诸如以下的各种接口协议中的至少一种协议下与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)以及电子集成驱动器(ide)。

ecc单元138可以检测并校正在读取操作期间从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ecc单元138可以不校正错误位，并且可以输出指示校正错误位失败的错误校正失败信号。

ecc单元138可基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhri-hocquenghem，bch)码、turbo码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、分组编码调制(bcm)等。ecc单元138可包括用于错误校正操作的所有电路、模块、系统或装置。

pmu140可提供和管理控制器130的电力。

存储器接口单元142可以用作控制器130和存储器装置150之间的存储器/存储接口，以使控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器时，并且特别地，当存储器装置150是nand闪速存储器时，存储器接口单元142可以在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。注意的是，本发明不限于nand闪速存储器/nand闪存接口，并且可以根据存储器装置150的类型选择合适的存储器/存储接口。

存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102中，同时将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。虽然图1示出位于控制器130内部的存储器144，但是其仅用于说明目的，并且本公开不限于此。即，存储器144可以被设置在控制器130的内部或外部。在另一实施例中，存储器144可以由外部易失性存储器来实施，其中外部易失性存储器具有在存储器144和控制器130之间传送数据的存储器接口。

处理器134可控制存储器系统110的全部操作。处理器134可使用被称为闪存转换层(ftl)的固件来控制存储器系统110的一般操作。

ftl可以用作主机102和存储器装置150之间的接口连接。主机102可以通过ftl向存储器装置150请求写入操作和读取操作。

ftl可以管理地址映射操作、垃圾收集操作、损耗均衡操作等。特别地，ftl可以存储映射数据。因此，控制器130可以通过映射数据将从主机102提供的逻辑地址映射到存储器装置150的物理地址。由于地址映射操作，存储器装置150可以像一般装置那样执行操作。而且，由于闪速存储器装置的特性，当控制器130更新特定页面的数据时，控制器130可以基于映射数据执行地址映射操作以将新数据编程到另一空页面中，并且可以使特定页面的旧数据无效。进一步地，控制器130可以将新数据的映射数据存储到ftl中。

处理器134可以利用微处理器或中央处理单元(cpu)来实施。存储器系统110可以包括一个或多个处理器134。

管理单元(未示出)可以被包括在处理器134中，并且可以执行存储器装置150的坏块管理。管理单元可以发现存储器装置150中包括的、对于进一步使用来说处于不良状况的坏存储块。管理单元可以对坏存储块执行坏块管理。当存储器装置150是诸如nand闪速存储器的闪速存储器时，由于nand逻辑功能的特性，在写入操作期间(即，在编程操作期间)可能发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可以被编程到新存储块中。而且，由于编程失败而导致的坏块使具有3d堆叠结构的存储器装置150的使用效率和存储器系统100的可靠性严重劣化，因此需要可靠的坏块管理。

图2是示出图1的存储器装置150的示意图。

参照图2，存储器装置150包括多个存储块block0至blockn-1。此处，n是大于1的整数。存储块block0至blockn-1中的每一个可以包括多个页面，例如2^m个页面，其数量可以根据电路设计而变化。此处，m是大于1的整数。存储器装置150可以包括多个存储块，如根据每个存储器单元中可以存储或表示的位的数量的单层单元(slc)存储块和多层单元(mlc)存储块。slc存储块可以包括由每一个能够存储1位数据的存储器单元实施的多个页面。mlc存储块可以包括由每一个能够存储例如两位或更多位数据的多位数据的存储器单元实施的多个页面。包括由能够存储3位数据的存储器单元实施的多个页面的mlc存储块可以被称为三层单元(tlc)存储块。

多个存储块210至240中的每一个可以在写入操作期间存储从主机装置102提供的数据，并且可以在读取操作期间将存储的数据提供给主机102。

图3是示出图1和图2的存储器装置150中的存储器单元阵列330的电路图。

参照图3，存储器单元阵列330可以对应于图1中所示的多个存储块152至156中的任何一个。

参照图3，存储器装置150的存储器单元阵列330可以包括分别电联接到位线bl0至blm-1的多个单元串340。每个列的单元串340可以包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。多个存储器单元或多个存储器单元晶体管mc0至mcn-1可以串联地电联接在漏极选择晶体管dst和源极选择晶体管sst之间。各个存储器单元mc0至mcn-1可以由单层单元(slc)或多层单元(mlc)配置，其中每个单层单元(slc)存储1位信息，每个多层单元(mlc)存储多位信息。串340可以分别电联接到相应位线bl0至blm-1。作为参考，在图3中，“dsl”表示漏极选择线，“ssl”表示源极选择线，并且“csl”表示共源线。

虽然作为示例，图3仅示出由nand闪速存储器单元配置的存储器单元阵列330，但应当注意的是，根据实施例的存储器装置150的存储器单元阵列330不限于nand闪速存储器。根据实施例，存储器单元阵列330可以利用nor闪速存储器、其中组合了至少两种类型的存储器单元的混合闪速存储器或者其中控制器被内置在存储器芯片中的1-nand闪速存储器来实施。半导体装置的操作特性不仅可应用于其中电荷存储层由导电浮栅配置的闪速存储器装置而且还可应用于其中电荷存储层有介电层配置的电荷撷取闪存(ctf)。

存储器装置150的电源电路310可以生成例如编程电压、读取电压和通过电压的不同的字线电压，以根据操作模式将电压中的一个供给到各个字线。可以至少基于待被供给到例如其中形成存储器单元的阱区的体材料(bulk)的电压来确定字线电压。电源电路310可以在控制电路(未示出)的控制下执行电压生成操作。电源电路310可生成多个可变读取电压以产生多个读取数据、在控制电路的控制下选择存储块或存储器单元阵列的扇区中的至少一个、选择所选择的存储块的字线中的至少一个并且将字线电压提供至所选择的字线和未选择的字线。

存储器装置150的读取/写入电路320可以由控制电路控制，并且可以根据操作模式用作读出放大器或写入驱动器。在验证操作或正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可以用作用于根据待被存储在存储器单元阵列中的数据将电压或电流施加到位线中的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。

图4是示出图1和图2的存储器装置150的示例性三维(3d)结构的示意图。

存储器装置150可由二维(2d)或三维(3d)存储器装置来实施。具体地，如图4所示，存储器装置150可由具有3d堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3d结构时，存储器装置150可包括多个存储块blk0至blkn-1，其每一个具有3d结构(或垂直结构)。

图5是示出能够通过测试读取操作检测坏存储块来执行读取回收操作的存储器系统的示图。

为了对存储块执行读取回收操作，应当独立地存储和管理每个存储块的读取计数。这种读取计数提供有关坏存储块的精确信息。然而，在由于突然断电(spo)等原因而不知道读取计数的情况下，控制器难以找到作为读取回收操作的目标的坏存储块。

为了避免该问题，根据本发明的实施例，坏存储块检测单元500可以检测具有高可能性被认为是坏存储块的存储块。

坏存储块检测单元500可以通过对包括在存储器装置150中的多个存储块的测试读取操作来检测作为读取回收操作的目标的坏存储块。

详细地，坏存储块检测单元500可以包括测试读取管理单元510和测试读取操作单元520。测试读取管理单元510可以生成并更新针对多个存储块的测试读取表。测试读取操作单元520可以根据测试读取表来控制存储器装置150执行测试读取操作。坏块检测单元500、测试读取管理单元510和测试读取操作单元520可以包括它们各自的操作和功能所需的所有电路、系统、固件和装置。

测试读取管理单元510可以管理待被执行测试读取操作的存储块的信息。由测试读取管理单元510管理的存储块可以具有高可能性成为坏存储块。

例如，在最近预定时间内具有最大读取计数的存储块可能具有高可能性成为坏存储块。

测试读取操作单元520可以通过对由测试读取管理单元510管理的存储块执行测试读取操作来检测作为读取回收操作的目标的坏存储块。

测试读取操作单元520可以在各个时间点处参考测试读取表。例如，当从主机提供读取请求时，测试读取操作单元520可以在执行读取操作之前参考测试读取表。

详细地，测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作，并且可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块之中检测坏存储块。

读取干扰信息可以表示可由于阈值电压的增加而导致读取失败的因素。例如，读取干扰信息可以表示以下状态：在读取操作期间，在由于电子被注入到未选择的存储器单元的浮栅中而导致的读取操作的偏置条件下，未选择的存储器单元被软编程。

控制器130可以根据测试读取操作单元520的测试读取操作的结果，控制存储器装置150对被检测为坏存储块的存储块执行读取回收操作。

在实施例中，坏存储块检测单元500可以被包括在控制器130中或被包括在存储器装置150中。在实施例中，坏存储块检测单元500可以被实施为硬件或软件。坏存储块检测单元500的位置和实施方式可以变化。

图6a是示出包括在测试读取管理单元510中的测试读取表611a的示图。

测试读取表611a可以具有关于是否在预定时间内对存储器装置150中的多个存储块执行读取操作的信息。

测试读取表611a可以具有关于包括在存储器装置150中的所有或一些存储块的信息。

预定时间可以对应于由测试读取管理单元510更新测试读取表611a的时间段。而且，预定时间可以满足以下条件：以预定概率或更大概率检测坏存储块的可靠性具有预定值或更大值。

上述预定时间将不限制本发明的范围。在实施例中，可以由存储器系统的用户预先确定预定时间。在实施例中，可以根据各种条件和操作环境来限定预定时间。

参照图6a，测试读取表611a可以具有指示是否在预定时间内对每个存储块执行了读取操作的标志。

当在预定时间内对第一存储块531和第三存储块533执行了读取操作时，测试读取表611a可以具有针对第一存储块531和第三存储块533的高逻辑标志。

以类似方式，当在预定时间内未对第二存储块532和第四存储块534执行读取操作时，测试读取表611a可以具有针对第二存储块532和第四存储块534的低逻辑标志。

因此，测试读取操作单元520可以控制存储器装置150对第一存储块531和第三存储块533执行测试读取操作。

在实施例中，测试读取操作单元520可以控制存储器装置150对第一存储块531和第三存储块533之中的随机块执行测试读取操作。在本说明书中，虽然根据测试读取表611a的信息将两个存储块，即第一存储块531和第三存储块533例示为测试读取操作的目标，但是根据测试读取表611a的信息，多个存储块可以是测试读取操作的目标。在这种情况下，测试读取操作单元520可以根据测试读取表611a的信息，控制存储器装置150对多个存储块之中的随机块执行测试读取操作。

在实施例中，当测试读取表611a具有所有低逻辑标志时，测试读取操作单元520可以控制存储器装置150对与测试读取表611a的信息相对应的所有多个存储块中的随机块或者包括在存储器装置150中的所有多个存储块中的随机块执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块之中检测坏存储块。

根据测试读取操作的结果，控制器130可以控制存储器装置150对第一存储块531和第三存储块533之中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图6b是示出包括在测试读取管理单元510中的测试读取表611b的示图。

测试读取表611b可以具有关于是否在预定时间内对包括在存储器装置150中的超级存储块执行读取操作的信息。

测试读取表611b可以具有包括在存储器装置150中的所有或一些超级存储块的信息。

预定时间可以对应于由测试读取管理单元510更新测试读取表611b的时间段。而且，预定时间可以满足以下条件：以预定概率或更大概率检测坏存储块的可靠性具有预定值或更大值。

上述预定时间将不限制本发明的范围。在实施例中，可以由存储器系统的用户预先确定预定时间。在实施例中，可以根据各种条件和操作环境来限定预定时间。

参照图6b，测试读取表611b可以具有是否在预定时间内对每个超级存储块执行了读取操作的标志。

第一超级存储块可以包括第一存储块531和第二存储块532，第二超级存储块可以包括第二存储块532和第三存储块533，第三超级存储块可以包括第三存储块533和第四存储块534，并且第四超级存储块可以包括第四存储块534和第一存储块531。

当在预定时间内对第一超级存储块和第四超级存储块执行了读取操作时，测试读取表611b可以具有针对第一超级存储块和第四超级存储块的高逻辑标志。

以类似方式，当在预定时间内未对第二超级存储块和第三超级存储块执行读取操作时，测试读取表611b可以具有针对第二超级存储块和第三超级存储块的低逻辑标志。

因此，测试读取操作单元520可以控制存储器装置150对第一超级存储块和第四超级存储块执行测试读取操作。

即，测试读取操作单元520可以控制存储器装置150对包括在第一超级存储块中的第一存储器531和第二存储块532以及对包括在第四超级存储块中的第四存储块534和第一存储块531执行测试读取操作。

如上所述，第一超级存储块第四超级存储块可以彼此共享第一存储块531至第四存储块534。因此，当第一超级存储块和第四超级存储块共享第一存储块531时，测试读取操作单元520可以控制存储器装置150对第一存储块531重复地执行测试读取操作。

即，由第一超级存储块和第四超级存储块共享的第一存储块531可能具有高可能性成为坏存储块。

在实施例中，测试读取操作单元520可以控制存储器装置150对包括在第一超级存储块中的第一存储器531和第二存储块532以及包括在第四超级存储块中的第四存储块534和第一存储块531中的随机块执行测试读取操作。在本说明书中，虽然根据测试读取表611b的信息，将三个存储块，即第一存储块531、第二存储块532和第四存储块534例示为测试读取操作的目标，但是根据测试读取表611b的信息，多个存储块可以是测试读取操作的目标。在这种情况下，测试读取操作单元520可以根据测试读取表611b的信息，控制存储器装置150对多个存储块之中的随机块执行测试读取操作。

在实施例中，当测试读取表611b具有全部低逻辑标志时，测试读取操作单元520可以控制存储器装置150对与测试读取表611b的信息相对应的所有多个超级存储块中的随机块或者包括在存储器装置150中的所有多个超级存储块中的随机块执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块之中检测坏存储块。

根据测试读取操作的结果，控制器130可以控制存储器装置150对第一存储块531、第二存储块532和第四存储块534中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图7a是示出包括在测试读取管理单元510中的测试读取表711a的示图。

测试读取表711a可以具有存储器装置150中的、在预定时间内被执行读取操作的存储块的信息。

预定时间可以对应于由测试读取管理单元510更新测试读取表711a的时间段。而且，预定时间可以满足以下条件：以预定概率或更大概率检测坏存储块的可靠性具有预定值或更大值。

上述预定时间将不限制本发明的范围。在实施例中，可以由存储器系统的用户预先确定预定时间。在实施例中，可以根据各种条件和操作环境来限定预定时间。

当在预定时间内对第一存储块531和第三存储块533执行读取操作时，测试读取表711a可以具有第一存储块531和第三存储块533的信息。

测试读取表711a中的存储块的信息可以包括存储块的逻辑地址或物理地址的信息。

因此，测试读取操作单元520可以控制存储器装置150对第一存储块531和第三存储块533执行测试读取操作。

在实施例中，测试读取操作单元520可以控制存储器装置150对第一存储块531和第三存储块533之中的随机块执行测试读取操作。在本说明书中，虽然根据测试读取表711a的信息，将两个存储块，即第一存储块531和第三存储块533例示为测试读取操作的目标，但是根据测试读取表711a的信息，多个存储块可以被确定为测试读取操作的目标。在这种情况下，测试读取操作单元520可以根据测试读取表711a的信息，控制存储器装置150对多个存储块之中的随机块执行测试读取操作。

在实施例中，当测试读取表711a不具有存储块的任何信息时，测试读取操作单元520可以控制存储器装置150对包括在存储器装置150中的所有多个存储块中的随机块执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块之中检测坏存储块。

根据测试读取操作的结果，控制器130可以控制存储器装置150对第一存储块531和第三存储块533之中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图7b是示出包括在测试读取管理单元510中的测试读取表711b的示图。

测试读取表711b可以具有存储器装置150中的、在预定时间内被执行读取操作的超级存储块的信息。

预定时间可以对应于由测试读取管理单元510更新测试读取表711b的时间段。而且，预定时间可以满足以下条件：以预定概率或更大概率检测坏存储块的可靠性具有预定值或更大值。

上述预定时间将不限制本发明的范围。在实施例中，可以由存储器系统的用户预先确定预定时间。在实施例中，可以根据各种条件和操作环境来限定预定时间。

当在预定时间内对第一超级存储块和第四超级存储块执行了读取操作时，测试读取表711b可以具有针对第一超级存储块和第四超级存储块的信息。

第一超级存储块可以包括第一存储块531和第二存储块532，第二超级存储块可以包括第二存储块532和第三存储块533，第三超级存储块可以包括第三存储块533和第四存储块534，并且第四超级存储块可以包括第四存储块534和第一存储块531。

测试读取表711b中的超级存储块的信息可以包括超级存储块的逻辑地址或物理地址的信息。

因此，测试读取操作单元520可以控制存储器装置150对第一超级存储块和第四超级存储块执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对包括在第一超级存储块中的第一存储器531和第二存储块532以及包括在第四超级存储块中的第四存储块534和第一存储块531执行测试读取操作。

如上所述，第一超级存储块至第四超级存储块可以彼此共享第一存储块531至第四存储块534。因此，当第一超级存储块和第四超级存储块共享第一存储块531时，测试读取操作单元520可以控制存储器装置150对第一存储块531重复执行测试读取操作。

也就是说，由第一超级存储块和第四超级存储块共享的第一存储块531可能具有高可能性成为坏存储块。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块之中检测坏存储块。

在实施例中，测试读取操作单元520可以控制存储器装置150对包括在第一超级存储块中的第一存储器531和第二存储块532以及包括在第四超级存储块中的第四存储块534和第一存储块531中的随机块执行测试读取操作。在本说明书中，虽然根据测试读取表711b的信息，将三个存储块，即第一存储块531、第二存储块532和第四存储块534例示为测试读取操作的目标，但是根据测试读取表711b的信息，多个存储块可以被认为是测试读取操作的目标。在这种情况下，测试读取操作单元520可以根据测试读取表711b的信息，控制存储器装置150对多个存储块之中的随机块执行测试读取操作。

在实施例中，当测试读取表711b不具有超级存储块的任何信息时，测试读取操作单元520可以控制存储器装置150对包括在存储器装置150中的所有多个超级存储块中的随机块执行测试读取操作。

根据测试读取操作的结果，控制器130可以控制存储器装置150对第一存储块531、第二存储块532和第四存储块534中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图8是示出存储器系统100的操作方法的流程图。

在步骤s811处，测试读取操作单元520可以参考包括在测试读取管理单元510中的测试读取表。

测试读取操作单元520可以在各个时间点处参考测试读取表。例如，当从主机提供读取请求时，测试读取操作单元520可以在执行读取操作之前参考测试读取表。

测试读取表可以具有包括在存储器装置150中的所有或一些存储块的信息。

在步骤s813处，测试读取操作单元520可以控制存储器装置150对与测试读取表的信息相对应的存储块执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块中检测坏存储块。

在步骤s815处，控制器130可以控制存储器装置150对被执行测试读取操作的存储块中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图9是示出存储器系统100的操作方法的流程图。

在步骤s911处，测试读取操作单元520可以参考包括在测试读取管理单元510中的测试读取表。

测试读取操作单元520可以在各个时间点处参考测试读取表。例如，当从主机提供读取请求时，测试读取操作单元520可以在执行读取操作之前参考测试读取表。

测试读取表可以具有包括在存储器装置150中的所有或一些超级存储块的信息。

在步骤s913处，测试读取操作单元520可以控制存储器装置150对与测试读取表的信息相对应的超级存储块执行测试读取操作。

如上所述，超级存储块可以彼此共享存储块。因此，当第一超级存储块和第四超级存储块共享第一存储块531时，测试读取操作单元520可以控制存储器装置150对第一存储块531重复执行测试读取操作。

测试读取操作单元520可以控制存储器装置150对由测试读取管理单元510管理的超级存储块执行测试读取操作。测试读取操作单元520可以通过获得被执行测试读取操作的存储块的读取干扰信息，来在被执行测试读取操作的存储块中检测坏存储块。

在步骤s915处，控制器130可以控制存储器装置150对被执行测试读取操作的存储块中的、被检测为坏存储块的一个或多个存储块执行读取回收操作。

图10至18是示意性地示出根据各个实施例的图1至图9的数据处理系统的应用示例的示图。

图10是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。图10示意性地示出应用了根据本实施例的存储器系统的存储卡系统。

参照图10，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

更具体地，访问存储器装置6130的存储器控制器6120可电连接到通过易失性存储器实施的存储器装置6130。例如，存储器控制器6120可控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可提供存储器装置6130和主机之间的接口和/或使用固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图9所述的存储器系统110的控制器130，同时存储器装置6130可对应于参照图1至图9所述的存储器系统110的存储器装置150。

因此，存储器控制器6120可包括ram、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括图1中所述的元件。

存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。作为示例而非限制，如参照图1所述，存储器控制器6120可使用诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置，或者具体为移动电子装置。

存储器装置6130可由易失性存储器来实施。作为示例而非限制，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)以及自旋力矩转移磁性ram(stt-mram)。存储器装置6130可以包括图1的存储器装置150中的多个存储器管芯。

存储器控制器6120和存储器装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过被集成到单个半导体装置中来构造固态驱动器(ssd)。此外，存储器控制器6120和存储器装置6130可构成存储卡，诸如pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)以及通用闪速存储(ufs)。

图11是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。

参照图11，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图11所示的数据处理系统6200可用作如参照图1所述的诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质。存储器装置6230可对应于图1至图9所述的存储器系统110中的存储器装置150，同时存储器控制器6220可对应于图1至图9所述的存储器系统110中的控制器130。

存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224和诸如nvm接口6225的存储器接口。

cpu6221可控制对存储器装置6230的操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，由cpu6221处理的数据可被临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可用于缓冲从主机6210传输至存储器装置6230的数据或反之亦然。当ram6222用作高速缓冲存储器时，ram6222可辅助低速存储器装置6230以高速运行。

ecc电路6223可对应于图1所示的控制器130的ecc单元138。如参照图1所述，ecc电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ecc(错误校正码)。ecc电路6223可对提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ecc电路6223可使用ldpc码、bch码、turbo码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。

存储器控制器6220可通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过nvm接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可通过pata总线、sata总线、scsi、usb、pcie或nand接口连接到主机6210。存储器控制器6220可执行诸如wifi或长期演进(lte)的移动通信协议的无线通信功能。存储器控制器6220可连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。由于存储器控制器6220通过各种通信协议的一种或多种与外部装置进行通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。

图12是示意性地示出包括根据本实施例的存储器系统的数据处理系统的示例的示图。图12示意性地示出应用了根据本实施例的存储器系统的ssd。

参照图12，ssd6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。

更具体地，控制器6320可通过多个通道ch1至chi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。

缓冲存储器6325可临时存储从主机6310提供的数据或从包含在存储器装置6340中的多个闪速存储器nvm提供的数据。进一步地，缓冲存储器6325可临时存储多个闪速存储器nvm的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由易失性存储器或非易失性存储器来实现，其中易失性存储器诸如dram、sdram、ddrsdram、lpddrsdram和gram，非易失性存储器诸如fram、reram、stt-mram和pram。为了便于描述，图8示出缓冲存储器6325存在于控制器6320内部。然而，缓冲存储器6325可位于控制器6320外部。

ecc电路6322可在编程操作期间计算待编程到存储器装置6340中的数据的ecc值，在读取操作期间基于ecc值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可提供与外部装置例如主机6310的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。

此外，可提供应用了图1的存储器系统110的多个ssd6300来实施数据处理系统，例如，raid(独立磁盘冗余阵列)系统。raid系统可包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可根据多个raid级别，即从主机6310提供的写入命令的raid级别信息，在ssd6300中选择一个或多个存储器系统或ssd6300，以将对应于写入命令的数据输出到选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取操作时，raid控制器可根据多个raid级别，即从主机6310提供的读取命令的raid级别信息，在ssd6300中选择一个或多个存储器系统或ssd6300，以将从所选择的ssd6300读取的数据输出到主机6310。

图13是示意性说明包括根据实施例的存储器系统的数据处理系统的示例的示图。图13示意性说明应用了根据实施例的存储器系统110的嵌入式多媒体卡(emmc)。

参照图13，emmc6400可包括控制器6430和通过一个或多个nand闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130。存储器装置6440可对应于图1的存储器系统110中的存储器装置150。

更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和例如nand接口6433的存储器接口。

内核6432可控制emmc6400的操作，并且主机接口6431可提供控制器6430和主机6410之间的接口功能。nand接口6433可提供存储器装置6440和控制器6430之间的接口功能。作为示例而非限制，主机接口6431可用作诸如参照图1所述的mmc接口的并行接口。此外，主机接口6431可用作串行接口，例如uhs((超高速)-i/uhs-ii)接口。

图14至图17是示意性示出包括根据实施例的存储器系统的数据处理系统的其它示例的示图。图14至图17示意性示出应用了根据实施例的存储器系统的ufs(通用闪存)系统。

参照图14至图17，ufs系统6500、6600、6700、6800可分别包括主机6510、6610、6710、6810，ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830。主机6510、6610、6710、6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720、6820可用作嵌入式ufs装置，并且ufs卡6530、6630、6730、6830可用作外部嵌入式ufs装置或可移除ufs卡。

各个ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可通过ufs协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可通过图1所示的存储器系统110来实施。例如，在ufs系统6500、6600、6700、6800中，ufs装置6520、6620、6720、6820可参照图11至图13所述的数据处理系统6200、ssd6300或emmc6400的形式来实施，并且ufs卡6530、6630、6730、6830可参照图10所述的存储卡系统6100的形式来实施。

此外，在ufs系统6500、6600、6700、6800中，主机6510、6610、6710、6810、ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可通过例如mipi(移动工业处理器接口)中的mipim-phy和mipiunipro(统一协议)的ufs接口彼此通信。此外，ufs装置6520、6620、6720、6820与ufs卡6530、6630、6730、6830可使用ufs协议以外的各种协议彼此通信，例如，ufd、mmc、sd、迷你-sd和微型-sd。

图18是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图18是示意性示出应用了根据实施例的存储器系统110的用户系统的示图。

参照图18，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。

更具体地，应用处理器6930可驱动包括在用户系统6900中的诸如os的部件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(soc)被提供。

存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或缓存存储器。存储器模块6920可包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性ram或诸如pram、reram、mram和fram的非易失性ram。例如，应用处理器6930和存储器模块6920可基于pop(堆叠封装)的被封装并安装。

网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线和/或无线电子装置。网络模块6940可被包括在应用处理器6930中。

存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可由非易失性半导体存储器装置实现，例如相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3dnand闪存，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1所述的存储器系统110。此外，存储模块6950可被实施为如上参照图11至图16所述的ssd、emmc和ufs。

用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和监视器的用户输出接口。

此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。

虽然已经关于具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。