一种利用阈值电压限定的数据选择器的制作方法

本发明涉及一种数据选择器，尤其是涉及一种利用阈值电压限定的数据选择器。

背景技术：

随着超大规模集成电路和信息安全技术的发展，知识产权(intellectualproperty,ip)的保护受到越来越多的关注。然而，对ip核展开的攻击方式层出不穷，逆向工程是能够快速获取设计者核心技术的途径。攻击者通过逆向工程剖析芯片的内部结构，提取电路网表，掌握芯片的实际功能，影响设计者的合法利益。通过逆向工程对芯片进行克隆的行为更是严重侵犯设计者的知识产权。此外，针对加密芯片，攻击者可绕过密码算法本身，采集不同轮函数加密过程中泄露出来的物理信息如功耗和电磁辐射等，并使用统计学方法推测出密钥，即旁道攻击(sidechannelattack,sca)，其中，差分功耗分析(differentialpoweranalysis,dpa)是sca中最常见且最高效的一种攻击方式。防御dpa攻击已成为当下研究的热点，主要技术包括：绝热动态差分逻辑(adiabaticdynamicdifferentiallogic,addl)、基于查找表的差分逻辑(lutbaseddifferentiallogic,lbdl)和灵敏放大型逻辑(senseamplifierbasedlogic,sabl)等。但这些逻辑在输出负载电容不完全一致时，仍有可能作为dpa攻击的突破点。因此，抗逆向工程和差分功耗分析的器件具有广阔的应用前景。

数据选择器是数字电路系统中常用的数字器件之一，是组成算术运算器的最基本部件。数据选择器是根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路，目前广泛应用于各种密码器件系统及可测性设计中。在数据选择器的实现技术方面，常用的基于静态互补逻辑的数据选择器，基于静态互补逻辑的数据选择器由于电路结构鲜明，导致其抗逆向工程能力差，并且其工作逻辑能量消耗与所处理数据不具有相互独立的特征，使得电路容易遭受差分功耗分析攻击，且功耗较高。

技术实现要素：

本发明所要解决的技术问题是提供一种功耗较低，同时具备良好的抗差分功耗分析攻击特性和抗逆向工程特性的利用阈值电压限定的数据选择器。

本发明解决上述技术问题所采用的技术方案为：一种利用阈值电压限定的数据选择器，包括两个与门、一个或门和三个缓冲器，两个所述的与门和所述的或门的工作逻辑分别为三相双轨预充逻辑，每个所述的与门和所述的或非门分别具有预充控制端、放电控制端、求值控制端、第一输入端、第一反相输入端、第二输入端、第二反相输入端、输出端和反相输出端，将两个所述的与门分别称为第一与门和第二与门，将三个所述的缓冲器分别称为第一缓冲器、第二缓冲器和第三缓冲器，所述的第一与门的放电控制端、所述的第二与门的放电控制端和所述的第一缓冲器的输入端连接且其连接端为所述的数据选择器的放电控制端，用于接入放电控制信号，所述的第一与门的预充控制端、所述的第二与门的预充控制端和所述的第二缓冲器的输入端连接且其连接端为所述的数据选择器的预充控制端，用于接入预充控制信号，所述的第一与门的求值控制端、所述的第二与门的求值控制端和所述的第三缓冲器的输入端连接且其连接端为所述的数据选择器的求值控制端，用于接入求值控制信号，所述的第一缓冲器的输出端和所述的或门的放电控制端连接，所述的第二缓冲器的输出端和所述的或门的预充控制端连接，所述的第三缓冲器的输出端和所述的或门的求值控制端连接，所述的第一与门的第一输入端为所述的数据选择器的第一输入端，用于接入第一输入信号，所述的第一与门的第一反相输入端为所述的数据选择器的第一反相输入端，用于接入第一输入信号的反相信号，所述的第二与门的第一输入端为所述的数据选择器的第二输入端，用于接入第二输入信号，所述的第二与门的第一反相输入端为所述的数据选择器的第二反相输入端，用于接入第二输入信号的反相信号，所述的第一与门的第二反相输入端和所述的第二与门的第二输入端连接且其连接端为所述的数据选择器的选择端，用于接入选择信号，所述的第一与门的第二输入端和所述的第二与门的第二反相输入端连接且其连接端为所述的数据选择器的反相选择端，用于接入选择信号的反相信号，所述的第一与门的输出端和所述的或门的第一输入端连接，所述的第一与门的反相输出端和所述的或门的第一反相输入端连接，所述的第二与门的输出端和所述的或门的第二输入端连接，所述的第二与门的反相输出端和所述的或门的第二反相输入端连接，所述的或门的输出端为所述的选择器的输出端，所述的或门的反相输出端为所述的选择器的反相输出端。

每个所述的与门分别包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管、第十六nmos管、第十七nmos管、第十八nmos管、第十九nmos管、第二十nmos管和第二十一nmos管；所述的第一pmos管的源极接入电源，所述的第一pmos管的栅极、所述的第一nmos管的栅极和所述的第四nmos管的栅极连接且其连接端为所述的与门的放电控制端，所述的第一pmos管的漏极、所述的第二pmos管的源极、所述的第三pmos管的源极、所述的第四pmos管的源极和所述的第五pmos管的源极连接，所述的第二pmos管的栅极和所述的第五pmos管的栅极连接且其连接端为所述的与门的预充控制端，所述的第二pmos管的漏极、所述的第三pmos管的漏极、所述的第一nmos管的漏极、所述的第二nmos管的漏极、所述的第四pmos管的栅极和所述的第三nmos管的栅极连接且其连接端为所述的与门的输出端，所述的第三pmos管的栅极、所述的第二nmos管的栅极、所述的第四pmos管的漏极、所述的第三nmos管的漏极、所述的第五pmos管的漏极和所述的第四nmos管的漏极连接且其连接端为所述的与门的反相输出端；所述的第一nmos管的源极接地，所述的第二nmos管的源极、所述的第五nmos管的漏极、所述的第六nmos管的漏极、所述的第七nmos管的漏极和所述的第八nmos管的漏极连接，所述的第三nmos管的源极、所述的第九nmos管的漏极、所述的第十nmos管的漏极、所述的第十一nmos管的漏极和所述的第十二nmos管的漏极连接，所述的第四nmos管的源极接地，所述的第五nmos管的栅极、所述的第七nmos管的栅极、所述的第十nmos管的栅极和所述的第十二nmos管的栅极连接且其连接端为所述的与门的第一输入端，所述的第五nmos管的源极和所述的第十三nmos管的漏极连接，所述的第六nmos管的栅极、所述的第八nmos管的栅极、所述的第九nmos管的栅极和所述的第十一nmos管的栅极连接且其连接端为所述的与门的第一反相输入端，所述的第六nmos管的源极和所述的第十四nmos管的漏极连接，所述的第七nmos管的源极和所述的第十五nmos管的漏极连接，所述的第八nmos管的源极和所述的第十六nmos管的漏极连接，所述的第九nmos管的源极和所述的第十七nmos管的漏极连接，所述的第十nmos管的源极和所述的第十八nmos管的漏极连接，所述的第十一nmos管的源极和所述的第十九nmos管的漏极连接，所述的第十二nmos管的源极和所述的第二十nmos管的漏极连接，所述的第十三nmos管的栅极、所述的第十四nmos管的栅极、所述的第十九nmos管的栅极和所述的第二十nmos管的栅极连接且其连接端为所述的与门的第二输入端，所述的第十三nmos管的源极、所述的第十四nmos管的源极、所述的第十五nmos管的源极、所述的第十六nmos管的源极、所述的第十七nmos管的源极、所述的第十八nmos管的源极、所述的第十九nmos管的源极、所述的第二十nmos管的源极和所述的第二十一nmos管的漏极连接，所述的第十五nmos管的栅极、所述的第十六nmos管的栅极、所述的第十七nmos管的栅极和所述的第十八nmos管的栅极连接且其连接端为所述的与门的第二反相输入端，所述的第二十一nmos管的栅极为所述的与门的求值控制端，所述的第二十一nmos管的源极接地，所述的第一pmos管、所述的第二pmos管、所述的第三pmos管、所述的第四pmos管和所述的第五pmos管均为普通阈值电压pmos管，所述的第一nmos管、所述的第二nmos管、所述的第三nmos管、所述的第四nmos管和所述的第二十一nmos管均为普通阈值电压nmos管，所述的第六nmos管、所述的第七nmos管、所述的第八nmos管、所述的第十二nmos管、所述的第十四nmos管、所述的第十五nmos管、所述的第十六nmos管和所述的第二十nmos管均为低阈值电压nmos管，所述的第五nmos管、所述的第九nmos管、所述的第十nmos管、所述的第十一nmos管、所述的第十三nmos管、所述的第十七nmos管、所述的第十八nmos管和所述的第十九nmos管均为高阈值电压nmos管。该电路中，基于三相双轨预充逻辑的与门在每个工作周期内有着预充阶段、求值阶段和放电阶段三个阶段，在每个工作周期内与非门的输出端电平都从电源电压vdd开始放电至低电平vss，消耗能量恒定，具有能量消耗与所处理数据相互独立的特征，因此具有良好的抗功耗攻击的能力，仅通过配置nmos管的阈值电压实现与非逻辑功能，当受到逆向工程攻击时，无法从版图得到正确的逻辑功能，因此具有良好的抗逆向工程的能力。

所述的或门分别包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十pmos管、第二十二nmos管、第二十三nmos管、第二十四nmos管、第二十五nmos管、第二十六nmos管、第二十七nmos管、第二十八nmos管、第二十九nmos管、第三十nmos管、第三十一nmos管、第三十二nmos管、第三十三nmos管、第三十四nmos管、第三十五nmos管、第三十六nmos管、第三十七nmos管、第三十八nmos管、第三十九nmos管、第四十nmos管、第四十一nmos管和第四十二nmos管；所述的第六pmos管的源极接入电源，所述的第六pmos管的栅极、所述的第二十二nmos管的栅极和所述的第二十五nmos管的栅极连接且其连接端为所述的或门的放电控制端。所述的第六pmos管的漏极、所述的第七pmos管的源极、所述的第八pmos管的源极、所述的第九pmos管的源极和所述的第十pmos管的源极连接，所述的第七pmos管的栅极和所述的第十pmos管的栅极连接且其连接端为所述的或门的预充控制端，所述的第七pmos管的漏极、所述的第八pmos管的漏极、所述的第二十二nmos管的漏极、所述的第二十三nmos管的漏极、所述的第九pmos管的栅极和所述的第二十四nmos管的栅极连接且其连接端为所述的或门的输出端，所述的第八pmos管的栅极、所述的第二十三nmos管的栅极、所述的第九pmos管的漏极、所述的第二十四nmos管的漏极、所述的第十pmos管的漏极和所述的第二十五nmos管的漏极连接且其连接端为所述的或门的反相输出端；所述的第二十二nmos管的源极接地，所述的第二十三nmos管的源极、所述的第二十六nmos管的漏极、所述的第二十七nmos管的漏极、所述的第二十八nmos管的漏极和所述的第二十九nmos管的漏极连接，所述的第二十四nmos管的源极、所述的第三十nmos管的漏极、所述的第三十一nmos管的漏极、所述的第三十二nmos管的漏极和所述的第三十三nmos管的漏极连接，所述的第二十五nmos管的源极接地，所述的第二十六nmos管的栅极、所述的第二十八nmos管的栅极、所述的第三十一nmos管的栅极和所述的第三十三nmos管的栅极连接且其连接端为所述的或门的第一输入端，所述的第二十六nmos管的源极和所述的第三十四nmos管的漏极连接，所述的第二十七nmos管的栅极、所述的第二十九nmos管的栅极、所述的第三十nmos管的栅极和所述的第三十二nmos管的栅极连接且其连接端为所述的或门的第一反相输入端，所述的第二十七nmos管的源极和所述的第三十五nmos管的漏极连接，所述的第二十八nmos管的源极和所述的第三十六nmos管的漏极连接，所述的第二十九nmos管的源极和所述的第三十七nmos管的漏极连接，所述的第三十nmos管的源极和所述的第三十八nmos管的漏极连接，所述的第三十一nmos管的源极和所述的第三十九nmos管的漏极连接，所述的第三十二nmos管的源极和所述的第四十nmos管的漏极连接，所述的第三十三nmos管的源极和所述的第四十一nmos管的漏极连接，所述的第三十四nmos管的栅极、所述的第三十五nmos管的栅极、所述的第四十nmos管的栅极和所述的第四十一nmos管的栅极连接且其连接端为所述的或门的第二输入端，所述的第三十四nmos管的源极、所述的第三十五nmos管的源极、所述的第三十六nmos管的源极、所述的第三十七nmos管的源极、所述的第三十八nmos管的源极、所述的第三十九nmos管的源极、所述的第四十nmos管的源极、所述的第四十一nmos管的源极和所述的第四十二nmos管的漏极连接，所述的第三十六nmos管的栅极、所述的第三十七nmos管的栅极、所述的第三十八nmos管的栅极和所述的第三十九nmos管的栅极连接且其连接端为所述的或门的第二反相输入端，所述的第四十二nmos管的栅极为所述的或门的求值控制端，所述的第四十二nmos管的源极接地；所述的第六pmos管、所述的第七pmos管、所述的第八pmos管、所述的第九pmos管和所述的第十pmos管均为普通阈值电压pmos管，所述的第二十二nmos管、所述的第二十三nmos管、所述的第二十四nmos管、所述的第二十五nmos管和所述的第四十二nmos管均为普通阈值电压nmos管，所述的第二十九nmos管、所述的第三十一nmos管、所述的第三十二nmos管、所述的第三十三nmos管、所述的第三十七nmos管、所述的第三十九nmos管、所述的第四十nmos管和所述的第四十一nmos管均为低阈值电压nmos管，所述的第二十六nmos管、所述的第二十七nmos管、所述的第二十八nmos管、所述的第三十nmos管、所述的第三十四nmos管、所述的第三十五nmos管、所述的第三十六nmos管和所述的第三十八nmos管均为高阈值电压nmos管。该电路中，基于三相双轨预充逻辑的或门在每个工作周期内有着预充阶段、求值阶段和放电阶段三个阶段，在每个工作周期内与非门的输出端电平都从电源电压vdd开始放电至低电平vss，消耗能量恒定，具有能量消耗与所处理数据相互独立的特征，因此具有良好的抗功耗攻击的能力，仅通过配置nmos管的阈值电压实现与非逻辑功能，当受到逆向工程攻击时，无法从版图得到正确的逻辑功能，因此具有良好的抗逆向工程的能力。

所述的普通阈值电压pmos管的阈值电压为-0.404v，所述的普通阈值电压nmos管的阈值电压为0.397v，所述的低阈值电压nmos管的阈值电压为0.243v，所述的高阈值电压nmos管的阈值电压为0.489v。

与现有技术相比，本发明的优点在于通过两个与门、一个或门和三个缓冲器构成数据选择器，两个与门和一个或门的工作逻辑分别为三相双轨预充逻辑，数据选择器在一个周期内实现一次求值运算，其一个周期内分为预充电、求值和放电三个阶段，当放电控制信号、预充控制信号和求值控制信号均为低电平时，数据选择器进入预充阶段，数据选择器的输出端和反相输出端均被预充至高电平，当求值控制信号和预充控制信号由低电平变为高电平时，预充阶段结束，数据选择器进入求值阶段，此时如果选择信号为0，则数据选择器的输出端将第一输入信号输出，如果选择信号为1，则数据选择器的输出端将第二输入信号输出，当求值控制信号由高电平变为低电平，放电控制信号由低电平变为高电平时，数据选择器进入放电状态，数据选择器的输出端和反相输出端均被放电至低电平，一个工作周期结束，由此本发明的数据选择器通过三相双轨预充逻辑的与门和三相双轨预充逻辑的或门作为基本单元，仅通过配置阈值电压实现不同的逻辑功能，而且在每个工作周期内输出都从预充电高电平开始放电至低电平，消耗能量恒定，具有能量消耗与所处理数据相互独立的特征，防御逆向工程攻击的同时具有抗dpa攻击的特性，功耗较低。

附图说明

图1为本发明的利用阈值电压限定的数据选择器的电路图；

图2为本发明的利用阈值电压限定的数据选择器的与门的电路图；

图3为本发明的利用阈值电压限定的数据选择器的或门的电路图；

图4为本发明的利用阈值电压限定的数据选择器的与门的仿真图；

图5为本发明的利用阈值电压限定的数据选择器的或门的仿真图；

图6为本发明的利用阈值电压限定的数据选择器的仿真图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种利用阈值电压限定的数据选择器，包括两个与门、一个或门or和三个缓冲器，两个与门和或门or的工作逻辑分别为三相双轨预充逻辑，每个与门和或非门分别具有预充控制端、放电控制端、求值控制端、第一输入端、第一反相输入端、第二输入端、第二反相输入端、输出端和反相输出端，将两个与门分别称为第一与门and1和第二与门and2，将三个缓冲器分别称为第一缓冲器buf1、第二缓冲器buf2和第三缓冲器buf3，第一与门and1的放电控制端、第二与门and2的放电控制端和第一缓冲器buf1的输入端连接且其连接端为数据选择器的放电控制端，用于接入放电控制信号discharge，第一与门and1的预充控制端、第二与门and2的预充控制端和第二缓冲器buf2的输入端连接且其连接端为数据选择器的预充控制端，用于接入预充控制信号charge，第一与门and1的求值控制端、第二与门and2的求值控制端和第三缓冲器buf3的输入端连接且其连接端为数据选择器的求值控制端，用于接入求值控制信号eval，第一缓冲器buf1的输出端和或门or的放电控制端连接，第二缓冲器buf2的输出端和或门or的预充控制端连接，第三缓冲器buf3的输出端和或门or的求值控制端连接，第一与门and1的第一输入端为数据选择器的第一输入端，用于接入第一输入信号i0，第一与门and1的第一反相输入端为数据选择器的第一反相输入端，用于接入第一输入信号i0的反相信号第二与门and2的第一输入端为数据选择器的第二输入端，用于接入第二输入信号i1，第二与门and2的第一反相输入端为数据选择器的第二反相输入端，用于接入第二输入信号i1的反相信号第一与门and1的第二反相输入端和第二与门and2的第二输入端连接且其连接端为数据选择器的选择端，用于接入选择信号s，第一与门and1的第二输入端和第二与门and2的第二反相输入端连接且其连接端为数据选择器的反相选择端，用于接入选择信号s的反相信号第一与门and1的输出端和或门or的第一输入端连接，第一与门and1的反相输出端和或门or的第一反相输入端连接，第二与门and2的输出端和或门or的第二输入端连接，第二与门and2的反相输出端和或门or的第二反相输入端连接，或门or的输出端为选择器的输出端，用于输出输出信号y，或门or的反相输出端为选择器的反相输出端，用于输出输出信号y的反相信号

实施例二：本实施例与实施例一基本相同，区别在于：

如图2所示，本实施例中，每个所述的与门分别包括第一pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第一nmos管n1、第二nmos管n2、第三nmos管n3、第四nmos管n4、第五nmos管n5、第六nmos管n6、第七nmos管n7、第八nmos管n8、第九nmos管n9、第十nmos管n10、第十一nmos管n11、第十二nmos管n12、第十三nmos管n13、第十四nmos管n14、第十五nmos管n15、第十六nmos管n16、第十七nmos管n17、第十八nmos管n18、第十九nmos管n19、第二十nmos管n20和第二十一nmos管n21；第一pmos管p1的源极接入电源vdd，第一pmos管p1的栅极、第一nmos管n1的栅极和第四nmos管n4的栅极连接且其连接端为与门的放电控制端，第一pmos管p1的漏极、第二pmos管p2的源极、第三pmos管p3的源极、第四pmos管p4的源极和第五pmos管p5的源极连接，第二pmos管p2的栅极和第五pmos管p5的栅极连接且其连接端为与门的预充控制端，第二pmos管p2的漏极、第三pmos管p3的漏极、第一nmos管n1的漏极、第二nmos管n2的漏极、第四pmos管p4的栅极和第三nmos管n3的栅极连接且其连接端为与门的输出端，第三pmos管p3的栅极、第二nmos管n2的栅极、第四pmos管p4的漏极、第三nmos管n3的漏极、第五pmos管p5的漏极和第四nmos管n4的漏极连接且其连接端为与门的反相输出端；第一nmos管n1的源极接地vss，第二nmos管n2的源极、第五nmos管n5的漏极、第六nmos管n6的漏极、第七nmos管n7的漏极和第八nmos管n8的漏极连接，第三nmos管n3的源极、第九nmos管n9的漏极、第十nmos管n10的漏极、第十一nmos管n11的漏极和第十二nmos管n12的漏极连接，第四nmos管n4的源极接地vss，第五nmos管n5的栅极、第七nmos管n7的栅极、第十nmos管n10的栅极和第十二nmos管n12的栅极连接且其连接端为与门的第一输入端，第五nmos管n5的源极和第十三nmos管n13的漏极连接，第六nmos管n6的栅极、第八nmos管n8的栅极、第九nmos管n9的栅极和第十一nmos管n11的栅极连接且其连接端为与门的第一反相输入端，第六nmos管n6的源极和第十四nmos管n14的漏极连接，第七nmos管n7的源极和第十五nmos管n15的漏极连接，第八nmos管n8的源极和第十六nmos管n16的漏极连接，第九nmos管n9的源极和第十七nmos管n17的漏极连接，第十nmos管n10的源极和第十八nmos管n18的漏极连接，第十一nmos管n11的源极和第十九nmos管n19的漏极连接，第十二nmos管n12的源极和第二十nmos管n20的漏极连接，第十三nmos管n13的栅极、第十四nmos管n14的栅极、第十九nmos管n19的栅极和第二十nmos管n20的栅极连接且其连接端为与门的第二输入端，第十三nmos管n13的源极、第十四nmos管n14的源极、第十五nmos管n15的源极、第十六nmos管n16的源极、第十七nmos管n17的源极、第十八nmos管n18的源极、第十九nmos管n19的源极、第二十nmos管n20的源极和第二十一nmos管n21的漏极连接，第十五nmos管n15的栅极、第十六nmos管n16的栅极、第十七nmos管n17的栅极和第十八nmos管n18的栅极连接且其连接端为与门的第二反相输入端，第二十一nmos管n21的栅极为与门的求值控制端，第二十一nmos管n21的源极接地vss，第一pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4和第五pmos管p5均为普通阈值电压pmos管，第一nmos管n1、第二nmos管n2、第三nmos管n3、第四nmos管n4和第二十一nmos管n21均为普通阈值电压nmos管，第六nmos管n6、第七nmos管n7、第八nmos管n8、第十二nmos管n12、第十四nmos管n14、第十五nmos管n15、第十六nmos管n16和第二十nmos管n20均为低阈值电压nmos管，第五nmos管n5、第九nmos管n9、第十nmos管n10、第十一nmos管n11、第十三nmos管n13、第十七nmos管n17、第十八nmos管n18和第十九nmos管n19均为高阈值电压nmos管。

如图3所示，本实施例中，或门包括第六pmos管p6、第七pmos管p7、第八pmos管p8、第九pmos管p9、第十pmos管p10、第二十二nmos管n22、第二十三nmos管n23、第二十四nmos管n24、第二十五nmos管n25、第二十六nmos管n26、第二十七nmos管n27、第二十八nmos管n28、第二十九nmos管n29、第三十nmos管n30、第三十一nmos管n31、第三十二nmos管n32、第三十三nmos管n33、第三十四nmos管n34、第三十五nmos管n35、第三十六nmos管n36、第三十七nmos管n37、第三十八nmos管n38、第三十九nmos管n39、第四十nmos管n40、第四十一nmos管n41和第四十二nmos管n42；第六pmos管p6的源极接入电源vdd，第六pmos管p6的栅极、第二十二nmos管n22的栅极和第二十五nmos管n25的栅极连接且其连接端为或门的放电控制端，第六pmos管p6的漏极、第七pmos管p7的源极、第八pmos管p8的源极、第九pmos管p9的源极和第十pmos管p10的源极连接，第七pmos管p7的栅极和第十pmos管p10的栅极连接且其连接端为或门的预充控制端，第七pmos管p7的漏极、第八pmos管p8的漏极、第二十二nmos管n22的漏极、第二十三nmos管n23的漏极、第九pmos管p9的栅极和第二十四nmos管n24的栅极连接且其连接端为或门的输出端，第八pmos管p8的栅极、第二十三nmos管n23的栅极、第九pmos管p9的漏极、第二十四nmos管n24的漏极、第十pmos管p10的漏极和第二十五nmos管n25的漏极连接且其连接端为或门的反相输出端；第二十二nmos管n22的源极接地vss，第二十三nmos管n23的源极、第二十六nmos管n26的漏极、第二十七nmos管n27的漏极、第二十八nmos管n28的漏极和第二十九nmos管n29的漏极连接，第二十四nmos管n24的源极、第三十nmos管n30的漏极、第三十一nmos管n31的漏极、第三十二nmos管n32的漏极和第三十三nmos管n33的漏极连接，第二十五nmos管n25的源极接地vss，第二十六nmos管n26的栅极、第二十八nmos管n28的栅极、第三十一nmos管n31的栅极和第三十三nmos管n33的栅极连接且其连接端为或门的第一输入端，第二十六nmos管n26的源极和第三十四nmos管n34的漏极连接，第二十七nmos管n27的栅极、第二十九nmos管n29的栅极、第三十nmos管n30的栅极和第三十二nmos管n32的栅极连接且其连接端为或门的第一反相输入端，第二十七nmos管n27的源极和第三十五nmos管n35的漏极连接，第二十八nmos管n28的源极和第三十六nmos管n36的漏极连接，第二十九nmos管n29的源极和第三十七nmos管n37的漏极连接，第三十nmos管n30的源极和第三十八nmos管n38的漏极连接，第三十一nmos管n31的源极和第三十九nmos管n39的漏极连接，第三十二nmos管n32的源极和第四十nmos管n40的漏极连接，第三十三nmos管n33的源极和第四十一nmos管n41的漏极连接，第三十四nmos管n34的栅极、第三十五nmos管n35的栅极、第四十nmos管n40的栅极和第四十一nmos管n41的栅极连接且其连接端为或门的第二输入端，第三十四nmos管n34的源极、第三十五nmos管n35的源极、第三十六nmos管n36的源极、第三十七nmos管n37的源极、第三十八nmos管n38的源极、第三十九nmos管n39的源极、第四十nmos管n40的源极、第四十一nmos管n41的源极和第四十二nmos管n42的漏极连接，第三十六nmos管n36的栅极、第三十七nmos管n37的栅极、第三十八nmos管n38的栅极和第三十九nmos管n39的栅极连接且其连接端为或门的第二反相输入端，第四十二nmos管n42的栅极为或门的求值控制端，第四十二nmos管n42的源极接地vss；第六pmos管p6、第七pmos管p7、第八pmos管p8、第九pmos管p9和第十pmos管p10均为普通阈值电压pmos管，第二十二nmos管n22、第二十三nmos管n23、第二十四nmos管n24、第二十五nmos管n25和第四十二nmos管n42均为普通阈值电压nmos管，第二十九nmos管n29、第三十一nmos管n31、第三十二nmos管n32、第三十三nmos管n33、第三十七nmos管n37、第三十九nmos管n39、第四十nmos管n40和第四十一nmos管n41均为低阈值电压nmos管，第二十六nmos管n26、第二十七nmos管n27、第二十八nmos管n28、第三十nmos管n30、第三十四nmos管n34、第三十五nmos管n35、第三十六nmos管n36和第三十八nmos管n38均为高阈值电压nmos管。

本实施例中，普通阈值电压pmos管的阈值电压为-0.404v，普通阈值电压nmos管的阈值电压为0.397v，低阈值电压nmos管的阈值电压为0.243v，高阈值电压nmos管的阈值电压为0.489v。

本发明的利用阈值电压限定的数据选择器的与门的工作过程为：当预充控制信号charge、放电控制信号discharge和求值控制信号eval均为低电平时，电路进入预充电阶段，第一pmos管p1、第二pmos管p2和第五pmos管p5管均导通，与门的输出端out和反相输出端被预充电至电源电压vdd；随着求值控制信号eval和预充控制信号charge变为高电平，第二pmos管p2和第五pmos管p5截止，电路预充电阶段结束，同时作为求值管的第二十一nmos管n21导通，电路进入求值阶段，若此时第一输入信号a＝0，且第二输入信号b＝0，则下拉网络中第八nmos管n8、第九nmos管n9、第十六nmos管n16和第十七nmos管n17均导通，第二nmos管n2和第三nmos管n3的栅极电压之前已预充至高电平vdd，因而第二nmos管n2和第三nmos管n3有电流流过，由于第八nmos管n8和第十六nmos管n16为低阈值管，由第三pmos管p3、第二nmos管n2、第四pmos管p4和第三nmos管n3构成的灵敏放大器将第二nmos管n2和第三nmos管n3之间的电流差放大，与门的输出端out率先放电至低电平，第四pmos管p4导通，与门的反相输出端仍然保持高电平；若此时第一输入信号a＝0，且第二输入信号b＝1，下拉网络中第六nmos管n6、第十一nmos管n11、第十四nmos管n14和第十九nmos管n19导通，第二nmos管n2和第三nmos管n3的栅极电压之前已预充至高电平，因而第二nmos管n2和第三nmos管n3有电流流过，由于第六nmos管n6和第十四nmos管n14均为低阈值管，由第三pmos管p3、第二nmos管n2、第四pmos管p4和第三nmos管n3构成的灵敏放大器将第二nmos管n2和第三nmos管n3之间的电流差放大，与门的输出端out率先放电至低电平，第四pmos管p4导通，与门的反相输出端仍然保持高电平；若此时第一输入信号a＝1，且第二输入信号b＝0，下拉网络中第七nmos管n7、第十nmos管n10、第十五nmos管n15和第十八nmos管n18导通，第二nmos管n2和第三nmos管n3的栅极电压之前已预充至高电平，因而第二nmos管n2和第三nmos管n3有电流流过，由于第七nmos管n7和第十五nmos管n15为低阈值管，由第三pmos管p3、第二nmos管n2、第四pmos管p4和第三nmos管n3构成的灵敏放大器将第二nmos管n2和第三nmos管n3之间的电流差放大，与门的输出端out率先放电至低电平，第四pmos管p4导通，与门的反相输出端仍然保持高电平；若此时第一输入信号a＝1，且第一输入信号b＝1，下拉网络中第五nmos管n5、第十二nmos管n12、第十三nmos管n13和第二十nmos管n20导通，第二nmos管n2和第三nmos管n3的栅极电压之前已预充至高电平，因而第二nmos管n2和第三nmos管n3有电流流过，由于第十二nmos管n12和第二十nmos管n20均为低阈值管，第三pmos管p3、第二nmos管n2、第四pmos管p4和第三nmos管n3构成的灵敏放大器将第二nmos管n2和第三nmos管n3之间的电流差放大，与门的反相输出端率先放电至低电平，第三pmos管p3导通，与门的输出端out仍然保持高电平；当求值控制信号eval为低电平，放电控制信号discharge变为高电平时，第二十一nmos管n21截止，求值结束，同时第一nmos管n1和第四nmos管n4均导通，电路进入放电阶段，与门的输出端out和反相输出端放电至低电平，一个工作周期结束，实现与逻辑功能。

本发明的利用阈值电压限定的数据选择器的或门的工作过程为：当预充控制信号charge、放电控制信号discharge和求值控制信号eval为低电平时，电路进入预充电阶段，第六pmos管p6、第七pmos管p7和第十pmos管p10管导通，或门的输出端out和反相输出端预充电至电源电压vdd；随着求值控制信号eval和预充控制信号charge变为高电平，第七pmos管p7和第十pmos管p10截止，电路预充电阶段结束，同时作为求值管的第四十二nmos管n42导通，电路进入求值阶段，若此时第一输入信号a＝0，且第二输入信号b＝0，下拉网络中第二十九nmos管n29、第三十nmos管n30、第三十七nmos管n37和第三十八nmos管n38导通，第二十三nmos管n23和第二十四nmos管n24的栅极电压之前已预充至高电平，因而第二十三nmos管n23和第二十四nmos管n24有电流流过，由于第二十九nmos管n29和第三十七nmos管n37为低阈值管，由第八pmos管p8、第二十三nmos管n23、第九pmos管p9和第二十四nmos管n24构成的灵敏放大器将第二十三nmos管n23和第二十四nmos管n24之间的电流差放大，或门的输出端out率先放电至低电平，第九pmos管p9导通，或门的反相输出端仍然保持高电平；若此时第一输入信号a＝0，且第二输入信号b＝1，下拉网络中第二十七nmos管n27、第三十二nmos管n32、第三十五nmos管n35和第四十nmos管n40均导通，第二十三nmos管n23和第二十四nmos管n24的栅极电压之前已预充至高电平，因而第二十三nmos管n23和第二十四nmos管n24有电流流过，由于第三十二nmos管n32和第四十nmos管n40均为低阈值管，由第八pmos管p8、第二十三nmos管n23、第九pmos管p9和第二十四nmos管n24构成的灵敏放大器将第二十三nmos管n23和第二十四nmos管n24之间的电流差放大，或门的反相输出端率先放电至低电平，第八pmos管p8导通，或门的输出端out仍然保持高电平；若此时第一输入信号a＝1，且第二输入信号b＝0，下拉网络中第二十八nmos管n28、第三十一nmos管n31、第三十六nmos管n36和第三十九nmos管n39导通，第二十三nmos管n23和第二十四nmos管n24的栅极电压之前已预充至高电平，因而第二十三nmos管n23和第二十四nmos管n24有电流流过，由于第三十一nmos管n31和第三十九nmos管n39均为低阈值管，由第八pmos管p8、第二十三nmos管n23、第九pmos管p9和第二十四nmos管n24构成的灵敏放大器将第二十三nmos管n23和第二十四nmos管n24之间的电流差放大，或门的反相输出端率先放电至低电平，第八pmos管p8导通，或门的输出端out仍然保持高电平；若此时第一输入信号a＝1，且第二输入信号b＝1，下拉网络中第二十六nmos管n26、第三十三nmos管n33、第三十四nmos管n34和第四十一nmos管n41导通，第二十三nmos管n23和第二十四nmos管n24的栅极电压之前已预充至高电平，因而第二十三nmos管n23和第二十四nmos管n24有电流流过，由于第三十三nmos管n33和第四十一nmos管n41均为低阈值管，由第八pmos管p8、第二十三nmos管n23、第九pmos管p9和第二十四nmos管n24构成的灵敏放大器将第二十三nmos管n23和第二十四nmos管n24之间的电流差放大，或门的反相输出端率先放电至低电平，第八pmos管p8导通，或门的输出端out仍然保持高电平；当求值控制信号eval为低电平，放电控制信号discharge变为高电平时，第四十二nmos管n42截止，求值阶段结束，同时第二十二nmos管n22和第二十五nmos管n25导通，电路进入放电阶段，或门的输出端out和反相输出端放电至低电平，一个工作周期结束，实现或逻辑功能。

本发明的利用阈值电压限定的数据选择器的工作过程为：数据选择器在每个周期中分为预充电、求值和放电三个阶段，当预充控制信号charge、放电控制信号discharge和求值控制信号eval均为低电平时，数据选择器进入预充电阶段，数据选择器的输出端和反相输出端均被预充至高电平，当求值控制信号eval和预充控制信号charge由低电平变为高电平时，预充阶段结束，数据选择器进入求值阶段，此时如果选择信号s为0，则数据选择器的输出端将第一输入信号i0输出，如果选择信号s为1，则数据选择器的输出端将第二输入信号i1输出，当求值控制信号eval由高电平变为低电平，放电控制信号discharge由低电平变为高电平时，数据选择器进入放电状态，数据选择器的输出端和反相输出端均被放电至低电平，一个工作周期结束。

本发明的利用阈值电压限定的数据选择器的与门的仿真图如图4所示，分析图4可知与门具有正确的工作逻辑；本发明的利用阈值电压限定的数据选择器的或门的仿真图如图5所示，分析图5可知，或门具有正确的工作逻辑；本发明的利用阈值电压限定的数据选择器的仿真如图6所示，分析图6可知，本发明的数据选择器具有正确的工作逻辑。