存储器系统及其操作方法与流程

本申请要求于2018年2月26日提交的申请号为10-2018-0022709的韩国专利申请的优先权，其全部内容通过引用并入本文。

各个实施例涉及一种存储器系统，更特别地，涉及一种支持合并操作的存储器系统及其操作方法。

背景技术：

计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可用作便携式电子装置的主存储装置或辅助存储装置。

与硬盘驱动器相比，因为存储器系统不具有移动部件，所以它们提供了优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。

技术实现要素：

各个实施例涉及一种能够增强或最大化合并操作的性能的存储器系统及其操作方法。

在实施例中，一种存储器系统可包括：非易失性存储器，包括多个存储块，多个存储块中的每一个包括多个页面；易失性存储器，适用于临时存储在主机和非易失性存储器之间传输的数据；以及控制器，适用于响应于来自主机的请求或通过检查非易失性存储器的状态而获得的结果来确定是否开始或结束自动独占模式(automaticexclusivemode)，当开始自动独占模式时，在每个设置周期中重复进入或退出自动独占模式，并且在每个设置周期中的自动独占模式的进入时段期间独占地使用易失性存储器以对非易失性存储器执行合并操作。

存储器系统可进一步包括信息存储装置，适用于存储关于自动独占模式的开始状态和结束状态的第一信息、关于设置周期的第二信息以及关于自动独占模式的进入时段长度的第三信息。

控制器可包括：主机控制器，适用于处理主机与主机控制器之间的操作；存储器控制器，联接到主机控制器，并且适用于处理非易失性存储器与存储器控制器之间的操作，并且存储器控制器可响应于主机的请求或通过检查非易失性存储器的状态而获得的结果来调整第一信息至第三信息的值。

存储器控制器可检查存储块之中的空闲存储块的比率，并且当空闲存储块的比率等于或小于设置比率时可将第一信息设置为开始状态，并且当空闲存储块的比率超过设置比率时可将第一信息设置为结束状态。

主机控制器可响应于来自主机的合并操作的请求，请求存储器控制器开始自动独占模式，并且存储器控制器可响应于来自主机控制器的请求，将第一信息设置为开始状态。

当在开始自动独占模式时执行合并操作时，存储器控制器可检查存储块之中牺牲存储块中的有效页面的总数量，当有效页面的总数量等于或大于设置数量时，存储器控制器可调整第二信息使得较多频繁地重复设置周期，或者可调整第三信息以增加自动独占模式的进入时段的长度，并且当有效页面的总数量小于设置数量时，存储器控制器可调整第二信息使得较少频繁地重复设置周期，或者可调整第三信息以减少自动独占模式的进入时段的长度。

主机控制器可检查第一信息至第三信息，并且可响应于基于检查结果而进入自动独占模式来通知主机切换到忙碌状态，或者可响应于基于检查结果而退出自动独占模式来通知主机切换到就绪状态。

存储器控制器可检查第一信息至第三信息，可基于检查结果在每一个设置周期中重复进入和退出自动独占模式，并且可在每一个设置周期中的自动独占模式的进入时段期间，独占地使用易失性存储器以对非易失性存储器执行合并操作。

存储器控制器可响应于进入自动独占模式而将存储在易失性存储器中的数据清除(flush)到非易失性存储器，并且可在每一个设置周期中的自动独占模式的进入时段期间，独占地使用易失性存储器来对非易失性存储器执行合并操作。

存储器控制器可响应于进入自动独占模式而丢弃存储在易失性存储器中的数据之中的被更新到非易失性存储器中的数据，并且可在每一个设置周期中的自动独占模式的进入时段期间，独占地使用易失性存储器以对非易失性存储器执行合并操作。

在实施例中，一种存储器系统的操作方法，该存储器系统包括：非易失性存储器，包括多个块，多个块的每个具有多个页面；以及易失性存储器，用于临时存储在主机与非易失性存储器之间传输的数据；该操作方法可包括：响应于来自主机的请求或通过检查非易失性存储器的状态而获得的结果，确定是否开始或结束自动独占模式，并且当开始自动独占模式时，在每个设置周期中重复进入和退出自动独占模式；并且在每个设置周期中的自动独占模式的进入时段期间，独占地使用易失性存储器以对非易失性存储器执行合并操作。

存储器系统可进一步包括信息存储装置，适用于存储关于自动独占模式的开始状态和结束状态的第一信息、关于设置周期的第二信息、以及关于自动独占模式的进入时段长度的第三信息。

存储器系统可进一步包括：主机控制器，适用于处理主机与主机控制器之间的操作；以及存储器控制器，联接到主机控制器并适用于处理非易失性存储器与存储器控制器之间的操作；并且确定步骤可包括：响应于主机的请求或通过检查非易失性存储器的状态而获得的结果，通过存储器控制器调整第一信息至第三信息。

调整步骤可包括：检查存储块之中的空闲存储块的比率；当空闲存储块的比率等于或小于设置比率时，由存储器控制器将第一信息设置为开始状态；并且当空闲存储块的比率超过设置比率时，由存储器控制器将第一信息设置为结束状态。

确定步骤可进一步包括：当主机请求主机控制器执行合并操作时，主机控制器请求存储器控制器开始自动独占模式，并且调整步骤进一步包括：响应于请求步骤，由存储器控制器将第一信息设置为开始状态。

调整步骤可包括：当在开始自动独占模式时由存储器控制器执行合并操作时，检查存储块之中牺牲存储块中的有效页面的总数量；当有效页面的总数量等于或大于设置数量时，由存储器控制器调整第二信息使得较多频繁地重复设置周期，或者调整第三信息以增加自动独占模式的进入时段的长度；并且当有效页面的总数量小于设置数量时，由存储器控制器调整第二信息使得较少频繁地重复设置周期，或者调整第三信息以减少自动独占模式的进入时段的长度。

确定步骤可包括：检查第一至第三信息；响应于基于检查第一至第三信息的结果而进入自动独占模式，由主机控制器通知主机存储器系统被切换到忙碌状态；并且响应于基于检查第一至第三信息的结果而退出自动独占模式，由主机控制器通知主机存储器系统被切换到就绪状态。

确定步骤可包括：由存储器控制器检查第一至第三信息；并且基于检查第一信息至第三信息来执行重复步骤，在该重复步骤中，在开始自动独占模式时，存储器控制器在每个设置周期中重复进入和退出自动独占模式。

操作方法可进一步包括：响应于通过重复步骤在每个设置周期中进入自动独占模式，在将存储在易失性存储器中的数据清除到非易失性存储器之后，由存储器控制器执行独占使用步骤。

操作方法可进一步包括：响应于通过重复步骤在每个设置周期中进入自动独占模式，在丢弃存储在易失性存储器中的数据之中的被更新到非易失性存储器中的数据之后，由存储器控制器执行独占使用步骤。

在实施例中，一种存储器系统可包括：非易失性存储器，包括多个存储块，多个存储块的每个包括多个页面；易失性存储器，适用于临时存储从非易失性存储器读取的或编程到非易失性存储器中的数据；以及控制器，适用于确定是否开始或结束自动独占模式，其中易失性存储器被配置为响应于输入的请求或非易失性存储器的状态中的至少一个，在多个时段的每一个中进行合并操作，易失性存储器可被配置为在多个时段中的第一时段中的在自动独占模式的第一次进入时进行合并操作。

附图说明

根据参照附图的以下具体实施方式，本发明的这些和其它特征及优点对于本发明所属领域的技术人员将变得显而易见，其中：

图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图；

图2是示出图1所示的存储器系统中采用的存储器装置的示例性配置的示意图；

图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；

图4是示出图2所示的存储器装置的示例性三维结构的示意图；

图5至图7是用于描述根据实施例的存储器系统的示图；并且

图8至图16是示意性地示出根据本发明的实施例的图1所示的数据处理系统的应用示例的示图。

具体实施方式

以下参照附图更详细地描述本发明的各个实施例。然而，本发明的元件和特征可与所公开的实施例中描述的进行不同地配置或布置，以形成所公开的实施例的不同实施例和变型。因此，本发明不限于本文阐述的实施例。相反，提供所描述的实施例使得本公开完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。

将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以识别各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个否则具有相同或相似名称的元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。

将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。

本文使用的术语的目的是描述特定实施例而不旨在限制本发明。如本文使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。

除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。

在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。

也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。

图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。

参照图1，数据处理系统100可包括主机102和存储器系统110。

主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、tv和投影仪的非便携式电子装置。

存储器系统110可响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可包括固态驱动器(ssd)、多媒体卡(mmc)、安全数字(sd)卡、通用存储总线(usb)装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体卡(smc)、个人计算机存储卡国际协会(pcmcia)卡和记忆棒。mmc可包括嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型-mmc。sd卡可包括迷你-sd卡和微型-sd卡。

存储器系统110可通过各种类型的存储装置来实现。包括在存储器系统110中的存储装置的非限制性示例可包括诸如dram动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置或诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置。闪速存储器可具有3维(3d)堆叠结构。

存储器系统110可包括存储器装置150和控制器130。存储器装置150可存储用于主机120的数据，并且控制器130可控制将数据存储到存储器装置150中。

控制器130和存储器装置150可被集成到单个半导体装置中，其可被包括在如上所例示的各种类型的存储器系统中。

存储器系统110的非限制性应用示例可包括计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(dmb)播放器、3维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、建立数据中心的存储装置、能够在无线环境下传输/接收信息的装置、建立家庭网络的各种电子装置中的一个、建立计算机网络的各种电子装置中的一个、建立远程信息处理的各种电子装置中的一个、射频识别(rfid)装置或建立计算系统的各种部件中的一个。

存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且可通过读取操作将存储在其中的数据提供给主机102。存储器装置150可包括多个存储器管芯(未示出)，每一个存储器管芯包括多个平面(未示出)，每一个平面包括多个存储块152至156，存储块中的每一个可包括多个页面。页面中的每一个可包括联接到字线的多个存储器单元。

控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。

控制器130可包括全部经由内部总线操作地联接的主机接口(i/f)132、处理器134、错误校正码(ecc)部件138、电源管理单元(pmu)140、nand闪存控制器(nfc)142和存储器144。

主机接口132可处理主机102的命令和数据，并且可根据诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和集成驱动电路(ide)。

ecc部件138可检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ecc部件138可通过在ecc编码进程期间使用的ecc代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ecc部件138可输出信号，例如错误校正成功或失败信号。当错误位的数量大于可校正错误位的阈值时，ecc部件138不校正错误位，并且相反地，可输出错误校正失败信号。

ecc部件138可通过诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、涡轮码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、分组编码调制(bcm)等的编码调制执行错误校正操作。然而，ecc部件138不限于这些错误校正技术。ecc部件138可包括用于错误校正的所有电路、模块、系统或装置。

pmu140可管理由控制器130使用的和提供给控制器130的电力。

nfc142可用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地nand闪速存储器时，nfc142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理提供给存储器装置150的数据。nfc142可用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，nand闪存接口)。具体地，nfc142可以支持控制器130和存储器装置150之间的数据传送。

存储器144可用作存储器系统110和控制器130的工作存储器。存储器144可存储支持存储器系统110和控制器130的操作的数据。控制器130可响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据输出给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可由易失性存储器来实施。例如，存储器144可由静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。存储器144可被设置在控制器130的内部或外部。图1示出了设置在控制器130内的存储器144的示例。在另一实施例中，存储器144可以是具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器。

处理器134可控制存储器系统110的全部操作。处理器134可使用固件以控制存储器系统110的全部操作。固件可被称为闪存转换层(ftl)。

控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可执行检查在存储器装置150中的多个存储块152至156之中的坏块的坏块管理操作。坏块可以是其中由于nand闪速存储器的特性而在编程操作期间出现编程失败的块。管理单元可将坏块的编程失败的数据写入新存储块。在具有3d堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠地执行。

图2是示出存储器装置150的示意图。

参照图2，存储器装置150可包括多个存储块，例如，block0210、block1220、block2230、及blockn-1240，并且存储块中的每一个可包括多个页面，例如2^m个页面，页面的数量可根据电路设计而变化。包括在各个存储块0至n-1中的存储器单元可以是存储1位数据的单层单元(slc)或存储2位或更多位数据的多层单元(mlc)中的一个或多个。在实施例中，存储器装置150可包括多个三层单元(tlc)，每一个三层单元存储3位数据。在另一实施例中，存储器装置可包括多个四层单元(qlc)，每一个四层单元存储4位数据。

图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。

参照图3，可对应于存储器装置150中的存储块152至156中的任意一个的存储块330可包括联接到多个相应位线bl0至blm-1的多个单元串340。每一个列的单元串340可包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在漏极选择晶体管dst和源极选择晶体管sst之间，多个存储器单元mc0至mcn-1可串联联接。在实施例中，存储器单元晶体管mc0至mcn-1中的每一个可通过能够存储多位的数据信息的mlc来实施。单元串340中的每一个可电联接到多个位线bl0至blm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线bl0，并且最后单元串联接到最后位线blm-1。

虽然图3示出nand闪速存储器单元，但是本发明不限于此方式。注意的是，存储器单元可以是nor闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速(ctf)存储器。

存储器装置150可进一步包括提供字线电压的电压供给310，字线电压包括根据操作模式供应至字线的编程电压、读取电压和通过电压。电压供给310的电压生成操作可由控制电路(未示出)来控制。在这种控制下，电压供给310可选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且按需要将字线电压提供给所选择的字线和未选择的字线。

存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可根据待存储在存储器单元阵列中的数据用作用于驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来将电流或电压提供给位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。

图4是示出存储器装置150的示例性3d结构的示意图。

存储器150可由2d或3d存储器装置来实施。具体地，如图4所示，存储器装置150可由具有3d堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3d结构时，存储器装置150可包括多个存储块blk0至blkn-1，其各自具有3d结构(或竖直结构)。

将参照图5至图7详细描述根据实施例的关于存储器系统中的存储器装置150的数据处理，特别是数据处理操作，其中数据处理操作执行与从主机102接收的命令相对应的命令操作和数据管理操作。

图5至图7是用于描述根据实施例的存储器系统的操作的示图。

图5至图7参照图1示出的数据处理系统100的配置示出了包括主机102和存储器系统110的数据处理系统100的配置。

如参照图1所述，存储器系统110可包括控制器130和非易失性存储器150。

控制器130可包括处理器134、易失性存储器144和信息存储装置530。处理器134可包括主机控制器510和存储器控制器520。

如参照图1所述，非易失性存储器150可包括多个存储块block<1：6>，如参照图2所述，多个存储块block<1：6>中的每一个可包括多个页面。

作为参考，图5至图7示出了存储器系统110仅包括一个非易失性存储器150。然而，这种配置仅为示例；存储器系统110中可包括更多数量的非易失性存储器。此外，图5至图7示出了非易失性存储器150包括六个存储块block<1：6>。然而，这种配置仅为示例；非易失性存储器150中可包括更多数量的存储块。

图1示出了控制器130中包括主机接口132、ecc部件138、电源管理单元140和nand闪存控制器142。为了说明清楚，图5至图7中未示出这些元件。在控制器130中可包括这样的元件。

参照图5，非易失性存储器150可包括多个存储块block<1：6>，多个存储块block<1：6>中的每一个包括多个页面(未示出)。

易失性存储器144可暂时存储在主机102与非易失性存储器150之间传输的数据。易失性存储器144可对应于参照图1描述的存储器144。如图5所示，易失性存储器144可被包括在控制器130中或者可被设置在控制器130的外部。

在操作1301中，控制器130可响应于主机102的请求或通过检查非易失性存储器150的状态而获得的结果来选择是否开始/结束自动独占模式。在自动独占模式中，控制器130可临时挂起或停止执行来自主机102的、针对存储器系统110中的内部操作的请求。

当通过操作1301开始自动独占模式时，在操作1302中，控制器130可在每个设置或预设周期中重复进入和/或退出自动独占模式。也就是说，当通过操作1301开始自动独占模式时，控制器130可在每个设置周期中进入自动独占模式，在每个周期中以自动独占模式进行操作设置时间(自动独占模式的进入时段)，然后在每个周期之后退出自动独占模式。

为了通过操作1301和1302在自动独占模式的进入时段对非易失性存储器150执行合并操作，控制器130可通过操作1303来独占地使用易失性存储器144。

然后，在通过操作1301的自动独占模式的开始时间，控制器130可响应于通过操作1302的进入自动独占模式，将存储在易失性存储器144中的数据清除到非易失性存储器150中。

在这种情况下，在自动独占模式的进入时段期间，控制器130可独占地使用易失性存储器144的整个区域来执行合并操作。

将存储在易失性存储器144中的数据清除到非易失性存储器150的操作可表示：存储在易失性存储器144中的所有数据被复制并存储到非易失性存储器150的预设区域中。因此，控制器130可在清除操作之后丢弃存储在易失性存储器144中的所有数据。控制器130可独占地使用易失性存储器144的整个区域，以便执行合并操作。

此外，响应于进入自动独占模式，控制器130可丢弃存储在易失性存储器144中的数据之中的被更新到非易失性存储器150中的数据。

在这种情况下，控制器130可独占地使用易失性存储器144中的比常规合并操作所指定的区域更宽的区域，以在自动独占模式的进入时段期间执行合并操作。

如上参照图1所述，易失性存储器144可用于各种用途，例如，写入缓冲器/高速缓冲器、读取缓冲器/高速缓冲器和映射缓冲器/高速缓冲器的。通常，易失性存储器144的内部存储空间可根据用途而被划分成各个区域。然而，易失性存储器144的内部存储空间的一些可被预先指定用于合并操作。

响应于通过操作1302进入自动独占模式，根据实施例的控制器130可丢弃存储在易失性存储器144的存储空间中的未被指定用于合并操作的区域中的数据之中的被更新到非易失性存储器150中的数据。因此，根据实施例的控制器130可独占地使用易失性存储器144中的比常规合并操作所指定的区域更宽的区域，以在自动独占模式的进入时段期间执行合并操作。

存储在易失性存储器144中的数据之中的被更新到非易失性存储器150的数据可表示：存储在易失性存储器144中的数据之中的已经通过诸如检查点的操作而被存储到非易失性存储器150中的数据。因此，控制器130可在自动独占模式的进入时段中，丢弃存储在易失性存储器144中的数据之中的被更新到非易失性存储器150中的数据，并且使用对应的区域(即，先前存储所丢弃的数据并且现在准备进行重新分配的区域)进行合并操作。

控制器130可将存储器系统110的状态切换到忙碌状态。控制器130可响应于进入自动独占模式而通知主机102所切换的状态。

因为主机102通过控制器130的操作而识别出存储器系统110处于忙碌状态，所以针对通过操作1303的自动独占模式的进入时段，控制器130可能不从主机102接收诸如读取请求或写入请求的任意请求。

此外，响应于退出自动独占模式，控制器130可将存储器系统110的状态切换到就绪状态，并且通知主机102所切换的状态(即，就绪状态)。

因为主机102通过控制器130的操作而识别出存储器系统110处于就绪状态，所以在通过操作1302退出自动独占模式之后，控制器130可从主机102接收诸如读取请求或写入请求的任意请求。

合并操作可包括合并包括在非易失性存储器150中的存储块block<1：6>之中的两个或更多个牺牲存储块中的有效数据的操作，以及将合并的数据移动到目标存储块的操作。

例如，合并操作可包括垃圾收集操作、读取回收操作、损耗均衡操作或映射更新操作，或者可以是垃圾收集操作、读取回收操作、损耗均衡操作或映射更新操作的一部分。

在上述操作1301中，控制器130可根据两个条件来选择是否开始自动独占模式，使得可重复执行通过操作1302的进入或退出自动独占模式。

根据操作1301中的控制器130的第一条件，控制器130可检查非易失性存储器150中的存储块block<1：6>之中的空闲存储块的比率。控制器130可根据检查结果来确定是否开始自动独占模式。

当第一条件的检查结果表示空闲存储块的比率等于或小于设置比率时，在已经开始自动独占模式的情况下控制器130可继续保持自动独占模式，或者在自动独占模式结束的情况下控制器130可开始自动独占模式。因此，可重复通过操作1302的进入/退出自动独占模式。

另一方面，当第一条件的检查结果表示空闲存储块的比率超过设置比率时，在已经开始自动独占模式的情况下控制器130可结束自动独占模式，或者在自动独占模式结束的情况下控制器130可继续保持自动独占模式的结束状态。因此，可不重复通过操作1302的进入/退出自动独占模式。

第一条件可表示以下情况：控制器130确定是否开始自动独占模式，使得可通过操作1302重复进入/退出自动独占模式。控制器130可在自动独占模式的进入时段中执行合并操作。

根据操作1301中控制器130的第二条件，当从主机102接收到合并操作的请求时，控制器可选择是否开始自动独占模式。

在第二条件中，当从主机102接收到合并操作的请求时，在已经开始自动独占模式的情况下控制器130可继续保持自动独占模式，或者在自动独占模式结束的情况下控制器130可开始自动独占模式。因此，可重复通过操作1302的进入/退出自动独占模式。

第二条件可表示以下情况：当根据主机102的请求需要执行合并操作时，控制器103无条件地开始自动独占模式以重复通过操作1302的进入/退出自动独占模式，并且在自动独占模式的进入时段中执行合并操作。

信息存储装置530可存储与控制器130的操作1301相对应的第一信息以及与控制器130的操作1302相对应的第二信息和第三信息。

第一信息可包含表示通过控制器130的操作1301是否开始了或结束了自动独占模式的信息。

第二信息可包含关于设置周期的信息，该信息表示关于通过控制器130的操作1301开始的自动独占模式的、通过控制器130的操作1302的自动独占模式的重复进入点。

第三信息可包含关于自动独占模式的进入时段的长度的信息，该信息表示关于通过控制器130的操作1301开始的自动独占模式的、在通过控制器130的操作1302进入自动独占模式之后，控制器130将从自动独占模式退出的点。

控制器130可通过参考存储在信息存储装置530中的第一至第三信息来控制上述操作1301、1302。

也就是说，控制器130可检查存储在信息存储装置530中的第一至第三信息。根据检查结果，控制器130可在每个设置周期中重复地进入/退出自动独占模式。

具体地，控制器130可通过参考存储在信息存储装置530中的第一信息来检查是否开始了自动独占模式。

当检查结果表示尚未开始自动独占模式或结束了自动独占模式时，控制器130可通过操作1301来确定是否开始自动独占模式。此外，控制器130可执行上述操作1301以继续保持自动独占模式的结束状态。

当检查结果表示开始了自动独占模式时，控制器130可执行操作1301以确定是否结束自动独占模式。此外，控制器130可执行操作1301以继续保持自动独占模式。

当通过检查存储在信息存储装置530中的第一信息而获得的结果表示开始了自动独占模式时，控制器130可通过参考第二和第三信息来检查自动独占模式的重复进入(定时)点和重复退出(定时)点。因此，根据通过检查存储在信息存储装置530中的第二和第三信息而获得的结果，控制器130可在自动独占模式的重复进入点通过操作1302重复地进入自动独占模式。而且，控制器130可在重复退出点通过操作1302重复地退出自动独占模式。

由存储在信息存储装置530中的第二信息定义的自动独占模式的进入点可基于特定时间间隔来判定，其中特定时间间隔可根据第二信息而发生变化。例如，根据第二信息，可将特定时间间隔设置在10ms至100ms的范围内。

由存储在信息存储装置530中的第二信息定义的自动独占模式的进入点可基于从主机102传输的写入数据的特定大小来判定，其中该写入数据的特定大小可根据第二信息而发生变化。例如，根据第二信息，可将写入数据的特定大小设置在128kbyte至512kbyte的范围内。

控制器130可响应于主机102的请求或通过检查非易失性存储器150的状态而获得的结果中的至少一个，来调整存储在信息存储装置530中的第一至第三信息的值。

具体地，控制器130可根据操作1301的第一条件来调整存储在信息存储装置530中的第一信息的值。也就是说，当根据通过检查包括在非易失性存储器150中的存储块block<1：6>之中的空闲存储块的比率而获得的结果，控制器130需要开始自动独占模式时，控制器130可将存储在信息存储装置530中的第一信息设置为开始状态。类似地，当根据通过检查包括在非易失性存储器150中的存储块block<1：6>之中的空闲存储块的比率而获得的结果，控制器130需要结束自动独占模式时，控制器130可将信息存储装置530中的第一信息设置为结束状态。

控制器130可根据操作1301的第二条件来调整存储在信息存储装置530中的第一信息的值。也就是说，当根据来自主机102的合并操作的请求，控制器130需要开始自动独占模式时，控制器130可将信息存储装置530中的第一信息设置为开始状态。

此外，根据在自动独占模式的开始时段中通过检查非易失性存储器150的状态而获得的结果，控制器130可调整存储在信息存储装置530中的第二或第三信息。

具体地，当在自动独占模式的开始时段中，通过操作1302进入自动独占模式以执行合并操作时，控制器130可根据通过检查包括在非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中包括的有效页面的总数量而获得的结果，来调整存储在信息存储装置530中的第二或第三信息。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量等于或大于设置数量(例如，阈值)时，控制器130可调整信息存储装置530的第二信息，使得更频繁地重复通过操作1302的自动独占模式的进入点，即设置周期。

在合并操作期间，当在非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中包括的有效页面的总数量小于预设数量时，控制器130可调整存储在信息存储装置530中的第二信息，使得较少(less)频繁地重复通过操作1302的自动独占模式的进入点，即设置周期。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量等于或大于设置数量时，控制器130可调整存储在信息存储装置530中的第三信息，以增加通过操作1302的从进入时间至退出时间的自动独占模式的时间长度，即自动独占模式的进入时段的长度。

在合并操作期间，当包括在非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中包括的有效页面的总数量小于预设数量时，控制器130可调整存储在信息存储装置530中的第三信息，以减少通过操作1302的从进入点到退出点的自动独占模式的长度，即自动独占模式的进入时段的长度。

作为参考，控制器130可通过一次调整操作来调整存储在信息存储装置530中的第二和第三信息中的一个或二者。控制器130调整信息存储装置530的第二和/或第三信息的调整操作可根据设计者的选择而改变。

在上述实施例中，设置比率和设置数量已经被用作参考值以用于调整存储在信息存储装置530中的第一至第三信息中的至少一个。然而，因为可使用更多的参考值，所以这仅仅是示例。例如，可使用第一至第n比率和第一至第m数量，其中n和m为大于2的自然数。

如图5中示出的，控制器130可包括处理器134，并且处理器134可包括主机控制器510和存储器控制器520。因此，由控制器130执行的操作1301、1302、1303可限于主机控制器510和存储器控制器520的操作，其中控制器510和存储器控制器520被包括在控制器130的处理器134中。然而，这种处理配置仅仅是示例。根据设计者的选择，可通过各种其他部件来实施控制器130的操作1301、1302、1303。

主机控制器510可处理主机102与主机控制器510之间的操作。例如，参照图1，主机控制器510和存储器控制器520可被包括在处理器134中并彼此联接。主机控制器510可通过主机接口132来处理主机102与主机控制器510之间的操作。

存储器控制器520可联接到主机控制器510。存储器控制器520可执行非易失性存储器150与存储器控制器520之间的操作。

例如，参照图1，存储器控制器520和主机控制器510可被包括在处理器134中并彼此联接。存储器控制器520可通过nand闪存控制器142来处理非易失性存储器150与存储器控制器520之间的操作。

如图6和图7中示出的，可通过包括在控制器130的处理器134中的主机控制器510和存储器控制器520的操作来执行由控制器130执行的操作1301至1303。

具体地，参照图6，在操作5101中，主机控制器510可检查存储在信息存储装置530中的第一至第三信息。

响应于可由通过操作5101检查信息存储装置530的第一至第三信息识别的、在开始自动独占模式时进入自动独占模式，主机控制器510可将存储器系统110的状态切换或改变为忙碌状态。在操作5102中，主机控制器510可通知主机102所切换的状态。

因为主机102通过主机控制器510的操作5102识别出存储器系统110处于忙碌状态，所以主机控制器510可能不会在自动独占模式的进入时段中从主机102接收诸如读取请求或写入请求的任意请求。

响应于可由通过操作5101来检查存储在信息存储装置530中的第一至第三信息识别的、在自动独占模式的开始时段中退出自动独占模式，主机控制器510可将存储器系统110的状态切换到就绪状态。在操作5103中，主机控制器510可通知主机102所切换的状态(即，就绪状态)。

因为主机102通过主机控制器510的操作5103识别出存储器系统110处于就绪状态，所以主机控制器510可在退出自动独占模式之后从主机102接收诸如读取请求或写入请求的任意请求。

在操作5104中，主机控制器510可响应于来自主机102的合并操作的请求，请求存储器控制器520开始自动独占模式。

因为主机控制器510只能通过操作5101检查存储在信息存储装置530中的第一至第三信息，所以主机控制器510通过操作5104请求存储器控制器520开始自动独占模式。主机控制器510不能调整存储在信息存储装置530中的第一至第三信息。也就是说，只有存储器控制器520可具有调整存储在信息存储装置530中的第一至第三信息的权限。

参照图7，在操作5204中，存储器控制器520可检查存储在信息存储装置530中的第一至第三信息。

存储器控制器520可在自动独占模式的每个设置周期中重复地进入/退出自动独占模式，这可响应于由通过操作5204检查信息存储装置530的第一至第三信息而获得的结果来识别。

具体地，存储器控制器520可通过参考存储在信息存储装置530中的第一信息来检查是否开始了自动独占模式。

当通过检查存储在信息存储装置530中的第一信息而获得的结果表示开始了自动独占模式时，存储器控制器520可通过参考第二和第三信息来检查自动独占模式的重复进入点和重复退出点。也就是说，根据通过检查信息存储装置530的第二和第三信息而获得的结果，存储器控制器520可在自动独占模式的重复进入点重复进入自动独占模式。存储器控制器520可在自动独占模式的重复退出点重复地退出自动独占模式。

由存储在信息存储装置530中的第二信息定义的自动独占模式的进入点，可基于可根据第二信息而变化的特定时间间隔来判定。例如，根据第二信息可将特定时间间隔设置在10ms至100ms的范围内。

由存储在信息存储装置530中的第二信息定义的自动独占模式的进入点，可基于从主机102传输并可根据第二信息而变化的写入数据的特定大小来判定。例如，根据第二信息，可将写入数据的特定大小设置在128kbyte至512kbyte的范围内。

在操作5201、5202、5203中，存储器控制器520可响应于主机控制器510的请求或通过检查非易失性存储器150的状态而获得的结果中的至少一个，来调整存储在信息存储装置530中的第一至第三信息的值。

具体地，存储器控制器520可根据以下两个条件来调整存储在信息存储装置530中的第一信息，并且确定是否开始、保持和/或退出自动独占模式。

根据存储器控制器520的第一条件，存储器控制器520可基于设置比率检查非易失性存储器150中的存储块block<1：6>之中的空闲存储块的比率。在操作5201中，存储器控制器520可通过根据检查结果来调整存储在信息存储装置530中的第一信息来确定是否开始自动独占模式。

当通过操作5201对第一条件的检查结果表示空闲存储块的比率等于或小于设置比率时，存储器控制器520可将存储在信息存储装置530中的第一信息设置为开始状态。因此，当已经开始自动独占模式时，存储器控制器520可继续保持自动独占模式。或者，当自动独占模式结束时，存储器控制器520可开始自动独占模式。

当通过操作5201对第一条件的检查结果表示空闲存储块的比率超过预设比率时，存储器控制器520可将存储在信息存储装置530中的第一信息调整为结束状态。因此，当已经开始自动独占模式时，存储器控制器520可结束自动独占模式。或者，当自动独占模式结束时，存储器控制器520可继续保持自动独占模式的结束状态。

根据存储器控制器520的第二条件，在操作5202中，响应于通过参照图6描述的主机控制器510的操作5104接收的请求，存储器控制器520可将存储在信息存储装置530中的第一信息设置为开始状态。

因此，根据通过操作5202的第二条件，当已经开始自动独占模式时，存储器控制器520可继续保持自动独占模式。或者，当自动独占模式结束时，存储器控制器520可开始自动独占模式。

此外，根据通过在自动独占模式的开始时段中检查非易失性存储器150的状态而获得的结果，存储器控制器520可调整存储在信息存储装置530中的第二或第三信息。

具体地，当在开始自动独占模式时进入自动独占模式以执行合并操作时，存储器控制器520可基于设置数量，来检查非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量。在操作5203中，存储器控制器520可根据检查结果来调整存储在信息存储装置530中的第二或第三信息。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量等于或大于设置数量时，存储器控制器520可调整存储在信息存储装置530中的第二信息，使得更频繁地重复通过操作5205的自动独占模式的进入点，即设置周期。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量小于预设数量时，存储器控制器520可调整存储在信息存储装置530中的第二信息，使得较少频繁地重复通过操作5205的自动独占模式的进入点，即设置周期。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量等于或大于设置数量时，存储器控制器520可调整存储在信息存储装置530中的第三信息，以增加通过操作5205的从进入点到退出点的自动独占模式的长度，即自动独占模式的进入时段的长度。

在合并操作期间，当非易失性存储器150中的存储块block<1：6>之中的牺牲存储块中的有效页面的总数量小于设置数量时，存储器控制器520可调整存储在信息存储装置530中的第三信息，以减少通过操作5205的从进入点到退出点的自动独占模式的长度，即自动独占模式的进入时段的长度。

作为参考，存储器控制器520可通过一次调整操作来调整存储在信息存储装置530中的第二或第三信息中的一个或二者。存储器控制器520调整存储在信息存储装置530中的第二和/或第三信息的调整操作可根据设计者的选择而改变。

然后，在操作5206中，存储器控制器520可响应于在通过操作5201开始自动独占模式时通过操作5205进入自动独占模式，将存储在易失性存储器144中的数据清除到非易失性存储器150中。

在这种情况下，在自动独占模式的进入时段期间，存储器控制器520可独占地使用易失性存储器144的整个区域来执行合并操作。

将存储在易失性存储器144中的数据清除到非易失性存储器150的操作可表示：将存储在易失性存储器144中的所有数据复制并存储到非易失性存储器150的设置区域中。因此，存储器控制器520可在清除操作之后丢弃存储在易失性存储器144中的数据。存储器控制器520可独占地使用易失性存储器144的整个区域来执行合并操作。

此外，在操作5207中，响应于在通过操作5201的自动独占模式的开始时段中通过操作5205进入自动独占模式，存储器控制器520可丢弃存储在易失性存储器144中的数据之中的被更新到非易失性存储器150中的数据。

在这种情况下，存储器控制器520可独占地使用易失性存储器144中的比常规合并操作所指定的区域更宽的区域，以在自动独占模式的进入时段期间执行合并操作。

如上参照图1所述，易失性存储器144可用于各种用途，例如写入缓冲器/高速缓冲器、读取缓冲器/高速缓冲器和映射缓冲器/高速缓冲器的。通常，易失性存储器144的内部存储空间可根据用途而被划分成各个区域。然而，易失性存储器144的内部存储空间的一些可被预先指定用于合并操作。

响应于进入自动独占模式，根据实施例的存储器控制器520可丢弃存储在易失性存储器144的存储空间中的、先前未被指定用于合并操作的区域中的数据之中的被更新到非易失性存储器150中的数据。因此，根据实施例的存储器控制器520可独占地使用易失性存储器144中的比常规合并操作所指定的区域更宽的区域，以在自动独占模式的进入时段期间执行合并操作。

存储在易失性存储器144中的数据之中的被更新到非易失性存储器150的数据可表示：存储在易失性存储器144中的数据之中的已通过诸如检查点的操作而被存储在非易失性存储器150中的数据。因此，存储器控制器520可在自动独占模式的进入时段中丢弃存储在易失性存储器144中的数据之中的被更新到非易失性存储器150中的数据。存储器控制器520可使用对应的区域(即，先前存储所丢弃的数据并且现在准备进行重新分配的区域)进行合并操作。

图8至图16是示意性地示出图1的数据处理系统的示例性应用的示图。

图8是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图8示意性地示出了可以应用存储器系统的存储卡系统。

参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

存储器控制器6120可被连接至由非易失性存储器实现的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置为提供存储器装置6130和主机之间的接口，并且使用用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于参照图1和图5描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1和图5描述的存储器系统110的存储器装置150。

因此，存储器控制器6120可包括ram、处理器、主机接口、存储器接口和错误校正部件。存储器控制器130可进一步包括图5所示的元件。

存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可被配置为根据诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、集成驱动电路(ide)、火线、通用闪速存储器(ufs)、wifi和蓝牙。因此，根据实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置，特别是移动电子装置。

存储器装置6130可由易失性存储器来实施。例如，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转移力矩磁阻ram(stt-mram)。存储器装置6130可包括如图5的存储器装置150中的多个管芯。

存储器控制器6120和存储器装置6130可被集成到单个半导体装置中以形成固态驱动器(ssd)。而且，存储器控制器6120和存储器装置6130可被如此集成以形成诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、紧凑型闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)和/或通用闪存(ufs)。

图9是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。

参照图9，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图9中示出的数据处理系统6200可以用作诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质，如参照图1描述的。存储器装置6230可对应于图1和图5中示出的存储器系统110中的存储器装置150。存储器控制器6220可对应于图1和图5中示出的存储器系统110中的控制器130。

存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224以及诸如nvm接口6225的存储器接口。

cpu6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，由cpu6221处理的数据可被临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可用于缓冲从主机6210传送到存储器装置6230或从存储器装置6230传送到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可辅助低速存储器装置6230以高速运转。

ecc电路6223可对应于图1中示出的控制器130的ecc部件138。如参照图1所述，ecc电路6223可生成用于校正从存储器装置6230提供的数据的失败位或错误位的ecc(错误校正码)。ecc电路6223可对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。ecc电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ecc电路6223可使用ldpc码、bch码、turbo码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。

存储器控制器6220可通过主机接口6224将数据传送到主机6210/从主机6210接收数据。存储器控制器6220可通过nvm接口6225将数据传送到存储器装置6230/从存储器装置6230接收数据。主机接口6224可通过pata总线、sata总线、scsi、usb、pcie或nand接口连接至主机6210。存储器控制器6220可利用诸如wifi或长期演进(lte)的移动通信协议具有无线通信功能。存储器控制器6220可以连接到外部装置，例如主机6210或另一外部装置，然后将数据传送到外部装置/从外部装置接收数据。存储器控制器6220被配置为通过各种通信协议中的一种或多种与外部装置通信，所以根据实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置，或特别是移动电子装置。

图10是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图10示意性地示出了可以应用存储器系统的ssd。

参照图10，ssd6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1和图5的存储器系统110的控制器130。存储器装置6340可对应于图1和图5的存储器系统中的存储器装置150。

更具体地，控制器6320可通过多个通道ch1至chi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。

缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器nvm提供的数据，或者临时存储多个闪速存储器nvm的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器来实现。作为示例，图10示出了缓冲存储器6325处于控制器6320内部。然而，缓冲存储器6325可被设置在控制器6320的外部。

ecc电路6322可在编程操作期间计算待编程到存储器装置6340中的数据的ecc值。ecc电路6322可在读取操作期间基于ecc值对从存储器装置6340读取的数据执行错误校正操作。ecc电路6322可在失败的数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可利用例如主机6310的外部装置提供接口功能。非易失性存储器接口6326可利用通过多个通道连接的存储器装置6340提供接口功能。

此外，可提供应用了图1和图5的存储器系统110的多个ssd6300以实现例如raid(独立磁盘的冗余阵列)系统的数据处理系统。raid系统可包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可根据多个raid级别，也就是，从ssd6300中的主机6310提供的写入命令的raid级别信息来选择一个或多个存储器系统或ssd6300。raid控制器可将对应于写入命令的数据输出到所选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取命令时，raid控制器可以根据多个raid级别，也就是，从ssd6300中的主机6310提供的读取命令的raid级别信息来选择一个或多个存储器系统或ssd6300。raid控制器可将从所选择的ssd6300读取的数据提供给主机6310。

图11是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图11示意性地示出可以应用存储器系统的嵌入式多媒体卡(emmc)。

参照图11，emmc6400可包括控制器6430和由一个或多个nand闪速存储器实现的存储器装置6440。控制器6430可对应于图1和图5的存储器系统110中的控制器130。存储器装置6440可对应于图1和图5的存储器系统110中的存储器装置150。

更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如nand接口6433的存储器接口。

内核6432可控制emmc6400的全部操作。主机接口6431可提供控制器6430和主机6410之间的接口功能。nand接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作例如参照图1所述的mmc接口的并行接口。此外，主机接口6431可以用作串行接口，例如uhs((超高速)-i/uhs-ii)接口。

图12至图15是示意性地示出根据实施例的包括存储器系统的数据处理系统的其它示例的示图。图12至图15示意性地示出了可以应用存储器系统的ufs(通用闪速存储)系统。

参照图12至图15，ufs系统6500、6600、6700和6800可分别包括主机6510、6610、6710、6810，ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830。主机6510、6610、6710、6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720、6820可用作嵌入式ufs装置，并且ufs卡6530、6630、6730、6830可用作外部嵌入式ufs装置或可移除ufs卡。

在各个ufs系统6500、6600、6700、6800中的主机6510、6610、6710、6810，ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可通过ufs协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可由图1和图5中示出的存储器系统110来实现。例如，在ufs系统6500、6600、6700、6800中，ufs装置6520、6620、6720、6820可以参照图9至图11描述的数据处理系统6200、ssd6300或emmc6400的形式来实现，并且ufs卡6530、6630、6730、6830可以参照图8描述的存储卡系统6100的形式来实现。

此外，在ufs系统6500、6600、6700、6800中，主机6510、6610、6710、6810，ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可通过例如mipi(移动工业处理器接口)中的mipim-phy和mipiunipro(统一协议)的ufs接口来彼此通信。此外，ufs装置6520、6620、6720、6820以及ufs卡6530、6630、6730、6830可通过除ufs协议之外的例如ufd、mmc、sd、迷你sd和微型sd的各种协议彼此通信。

在图12中示出的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可包括unipro。主机6510可执行切换操作，以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可在unipro处，通过例如l3切换的链路层切换与ufs装置6520或ufs卡6530通信。ufs装置6520和ufs卡6530可在主机6510的unipro处，通过链路层切换来彼此通信。在实施例中，为便于描述，已经例示了其中一个ufs装置6520和一个ufs卡6530连接到主机6510的配置。然而，多个ufs装置和ufs卡可并联地或以星型形式连接到主机6410。星型形式是一种单个集中式部件联接到多个装置以进行并行处理的布置。多个ufs卡可并联地或以星型形式连接到ufs装置6520或串联地或以链型形式连接到ufs装置6520。

在图13中示出的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可包括unipro，并且主机6610可通过执行切换操作的交换模块6640，例如，通过在unipro处执行例如l3切换的链路层切换的交换模块6640，与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可通过交换模块6640在unipro处的链路层切换来彼此通信。为了清楚起见，示出了其中一个ufs装置6620和一个ufs卡6630连接到交换模块6640的配置。然而，多个ufs装置和ufs卡可以并联地或以星型形式连接到交换模块6640，并且多个ufs卡可以串联地或以链型形式连接到ufs装置6620。

在图14中示出的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可包括unipro，并且主机6710可通过执行切换操作的交换模块6740，例如通过在unipro处执行例如l3切换的链路层切换的交换模块6740，与ufs装置6720或ufs卡6730通信。ufs装置6720和ufs卡6730可通过交换模块6740在unipro处的链路层切换来彼此通信，并且交换模块6740可在ufs装置6720内部或ufs装置6720外部与ufs装置6720集成为一个模块。在实施例中，为便于描述，已经例示了其中一个ufs装置6720和一个ufs卡6730连接到交换模块6740的配置。然而，包括交换模块6740和ufs装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式彼此连接。此外，多个ufs卡可以并联地或以星型形式连接到ufs装置6720。

在图15中示出的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可包括m-phy和unipro。ufs装置6820可执行切换操作，以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可通过用于与主机6810通信的m-phy和unipro模块之间的切换操作以及用于与ufs卡6830通信的m-phy和unipro模块之间的切换操作，例如通过目标id(识别器)切换操作来与主机6810或ufs卡6830通信。主机6810和ufs卡6830可通过ufs装置6820的m-phy和unipro模块之间的目标id切换来彼此通信。在实施例中，为便于描述，已经例示了其中一个ufs装置6820连接到主机6810且一个ufs卡6830连接到ufs装置6820的配置。然而，多个ufs装置可并联地或以星型形式连接至主机6810，或者串联地或以链型形式连接至主机6810，并且多个ufs卡可并联地或以星型形式连接至ufs装置6820，或串联地或以链型形式连接至ufs装置6820。

图16是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图16示意性地示出了可以应用存储器系统的用户系统。

参照图16，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。

更具体地，应用处理器6930可驱动包括在例如os的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口和图形引擎。应用处理器6930可被设置为片上系统(soc)。

存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性ram或诸如pram、reram、mram和fram的非易失性ram。例如，可基于pop(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。

网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，还可支持诸如以下的各种无线通信协议：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。

存储模块6950可存储数据，例如从应用处理器6930接收到的数据，然后可将所存储的数据传送到应用处理器6930。存储模块6950可由诸如以下的非易失性半导体存储器装置实现：相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和三维nand闪存，并且被设置为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1和图5描述的存储器系统110。此外，存储模块6950可被实现为如上参照图10至图15描述的ssd、emmc和ufs。

用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和马达的用户输出接口。

此外，当图1和图5的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作。网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据。用户接口6910可支持从触摸面板接收数据的功能。

根据实施例，存储器系统可允许在自动独占模式的进入时段中独占地使用易失性存储器以执行合并操作，从而增强或最大化合并操作的性能。

存储器系统可响应于主机的请求或通过检查非易失性存储器的状态而获得的结果来选择是否开始/结束自动独占模式，使得可在自动独占模式的开始时段中，在每个周期中自动重复地进入/退出自动独占模式。通过该操作，可准确地调整自动独占模式的进入/退出点。

虽然为了说明的目的已经描述各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。