通道号优先级分配装置的制作方法

专利名称:通道号优先级分配装置的制作方法
本发明是关于数据处理系统，更具体地说是关于在公共总线上，识别发送和接收请求的识别装置。
在公共总线上，为了识别发送和接收请求，有各种方法和装置用于互连数据处理系统的不同的单元控制器。请求的转移是通过总线转移操作周期产生的同步或异步的方式进行的。
美国专利第4030075号和第4096569号就是一种异步总线系统。其中，象指定一样，指配了相同的代理人。这些系统都具有一些单元，这些单元在一个优先权网路中相连接，该优先权网路是沿系统总线分布的。
沿着异步总线网路，在通信中使用的整个周期序列有三个主要部分。一个是确定优先权部分，在该部分中，优先权网路确定那些希望在同允许的总线周期有关的总线上，通信单元的优先权。紧接着的是数据准备发出部分，在该部分中，最高优先权单元允许接入总线，并且允许转移数据、地址和指令信息至总线。该序列的最后一部分是响应部分，在该部分中，一个从属单元传送指示请求操作完成的响应信号给请求装置(主单元)。
读出请求包括一个通道号部分识别请求器(即主单元)，它能够返回应答请求的主叫。主单元把在前一个总线周期间发送到从属单元的各个请求发送的通道号部分与后一个操作周期期间从属单元接收到的通道号进行比较。
这样，除了由存储地址识别的存储单元之外，系统的每一个单元都需要由一个通道号去唯一地识别。也就是说，对具有全或半双式的单元，分配唯一的通道号，而现在指配了两个通道号。在这样的系统中，通道号是由单元内的旋转或压轮式转换置位的。在某些情况下，单元内包括“跳线”，该跳线切断指定的请求通道号。
已经发现，无论什么时候都需要跳线或转换，这就增加了单元的生产费用。因为，为测试单元对识别不同通道号的能力，要附加费用。同样，由于有可能设置不正确的通道号，而降低了单元的可靠性。另外，为了介绍如何进行通道号分配还要附加文件。
为了克服上述问题，除了用跳线和转换之外，分配通道号也是有效的。这里已经表明，当无跳线来规定通道号时，加上电源后，单元将假定一些二进制数，这样接入系统就会出现两个单元具有相同通道号的可能性。因此，当进行偿试分配这些单元，一个单元规定一个通道号时，则两个单元将假定为那一个通道号。这样使用机械的方式对单元通信是经受不住的。结果是在加电源时，使一些单元可能开始时具有不正确的通道号，并且被转移到不正确的通道号数。
另一个解决办法是考虑把一个单元的通道号在系统总线的背面预先布线。其缺点是必须对很多插头按分配的通道号进行分配。同样，在被分配为特殊通道号数单元的地方，可能产生其它问题。例如，在参考专利中，处理单元被分配的开始的十个通道号。当这些通道号是硬连接到系统中时，开始的十个槽仅可能用于处理单元板，而且这些槽不得不留作为这样的单元备用。因为通常一个系统仅有两个处理单元，大量的槽将留着无用。
除上述之外，在那些使用外部的板来提供需要的通道号的地方，这样的装置不能用板本身来测试。因而，工厂的费用又增加了，这是由于这种板不得不以系统中不同的槽来试验，进行验证分配其所有可能的通道号数。在那些系统具有许多识别单元/板，而且那些识别单元是中央处理单元，上述的问题就更为复杂了。
因而，本发明的主要目的是为保证系统中等同单元的可靠性而提供一种装置，对系统中的等同单元分配唯一的通道号。
本发明进一步的发明目的是提供通道号分配装置，该装置允许以最少的电路自动地给单元分配唯一的通道号。
本发明的目的由说明书的实施例来实现，实施例包括许多单元，这些单元又包括很多等同单元。这些等同单元连接单元之间的包括数据、指令和地址信号的通信请求。这些单元是由分布网路或时滞优先网路规定的，在优先网路基础上的一个总线系统上。在最佳实施例中，时滞优先网路的安排，如在美国专利第4076569号系统和题为“扩展总线”，作者JimJendro，发表在1983年9月的MINI-MICRO刊物上所介绍的那样。
每一个识别单元有一个公共接口部分，该部分包括为与其它单元可靠通信，并分配每一单元唯一的通道号的通道号优先分配装置。每个公共接口还包括连接中断网终电路，当单元被允许接入系统总线时，该电路连接，并实际接收来自优先权网路的时滞信号，并建立其连接。
在本发明的最佳实施例中，每一个等同单元或分系统的通道号优先权分配装置，至少接收一个预先确定的实际的时滞优先权信号，该信号识别其在系统总线中的唯一的位置。分配装置包括通道存储设备，该设备根据来自系统总线的最初信号，存储一个相应于预先确定的识别这个单元(即分系统)的优先权信号状态的通道数。
在最佳实施例中，等同单元或分系统包括一对中心处理单元。来自优先权网络的信号，在每个中央处理单元分系统的通道存储器内存储的唯一的单比特信号与固定值相结合，产生的值用于规定识别分系统的多比特通道号，该值作为每个读出请求的一部分被传送。
仅仅分配最高优先权的等同分系统中的一个系统置于正常分配顺序槽组之一，其余的等同系统可以置于槽组外的任何槽内，因为等同分系统没有被指配顺序的总线槽，这样就给分配总线槽至不同的板型增加了灵活性。
当系统具有有限数量的单元时，则无需把来自总线的通道号数同固定的预分配码相结合。而仅仅需要把优先权网路信号解释成在总线的特别的槽/位置，使用编码器或等效的逻辑电路来完成。然后，编码器的多比特输出被存储在多比特通道存储寄存器中，并且作为每个总线请求的一部分由这个单元直接使用。
因而，本发明能够用于许多有关的等同单元混合的系统配置中。而且本发明装置的引入，其操作及与总线接口电路有关的电路无需任何改变。为了安全可靠地规定唯一的通道号，在每个单元中可使用最少的电路。因为消除了所需要的转换、跳线和文件，所以降低了系统的复杂性和成本。
发明的组织和操作方法与发明的其它目的和优点，从以下的说明及附图一起考虑时，将能更好地理解本发明的新颖的特征。明显地理解其给出的每一个附图，仅是为了说明和描述，而不作为限制本发明的定义。
图1是包括本发明装置的系统方框图。
图2详细地表示了该系统总线时滞优先权网路以及图1中等同中心分系统14和16的分系统接口区。
图3详细的表示了图2的分系统接口区内包含的其它电路。
图4表示根据本发明的技术指配通道号数的一种方案安排。
图1表示数据处理系统10，该系统包括许多等同中心分系统14和16，系统管理设备12和许多不同的分系统20至32，公共地连接到系统总线11，说明不同的分系统包括许多存储器分系统20至28及许多辅助分系统30至32。每个分系统包括一个接口区，该区能够使单元或有关单元，同时以异步方式与系统总线11上的另一个系统，发送或接收指令、中断，数据或响应/状态形式的请求。
系统10还包括一个置于总线11左侧的终端网路13，网路13规定为总线11高的优先权终端。被置于靠近网路13的系统管理设备(SMF)12有最高的优先权，像参考的现有技术的总线系统那样，总线优先权随每个单元远离网路13的距离而降低。典型地，在这种现有技术总线系统中，给存储器以最高的优先权，而给中心处理单元以最低的优先权。因为与置于总线上其它的单元相反，与其性能要求有关，中央处理单元具有最低的时实限制。可是CPU是总线最繁忙的用户，希望把它置于尽可能接近于存储器。因此，修改了电路接口，允许最低的优先权中心分系统14和16，如图所示，实际上置于靠近存储器分系统20-2的总线11上。因为总线优先电路的特别类型，同理解本发明无关，这样的电路将认为是等同的，从使用的观点，如果中心分系统14和16被接到总线11的另一端，这种总线可以被认为是符合逻辑的。有关优先权逻辑电路进一步可使用的资料，可参考DanielA.Boudreau，等著，题为“用于允许低优先权单元归于高优先权位置的分布式优先权网路”，系列号No、06/453，406，1982年12月27日申请的有关专利，这里指定了相同的代理人。因而存储器分系统20-21至28-2有最高的优先权，紧接着是辅助分系统30-2至38-2。对于本发明的目的来说，SMF分系统12可以视为常规的维护处理单元的类型，它可用于测试和诊断，其余的分系统同样可以认为是常规的设计。
图2较为详细地表示了系统11的一部分，及中心分系统14和16的接口区14-1和16-1。图中斜纹线相应于蚀刻线或铜印刷电路板背面的走线。为了简化，仅画出了四个总线槽，其中每个由一个连接器来代表，这里只画出了其中的一部分。实际上斜线或斜纹线相应于由每一单元连接到总线11使用的10个优先权信号。每个连接器的其余的每个插头连接到一起，接至相同的插头上。
为了分辨优先权，总线槽安排10个为一组，这样，如图所示，每个分系统板的优先权分辨电路(例如，允许逻辑电路12-10至6-10)从前面的9个较高一级优先权板，经由其连接器39至47插头，接收9个优先权输入信号BSAUOK至BSIUOK。每个分系统板的每个接口区取第9个优先权信号BSIUOK，并逻辑地把它与许可信号
MYREQT和BSREQT在“与”门(例如12-12，14-12和16-12门)结合。“与”门的输出BSMYOK加到连接器第10个插头(即插头36)，以便每个第9个槽重复前面的9个槽信号(即接收最前的优先权信号，BSIUOK)。信号BSMYOK当强加一个二进制“1”的信号时，相关的分系统保证允许使用总线11到较低优先权的每一个其它系统。确定总线优先权与分系统在总线11上的位置有关。在总线11的开始端，相应于网路13，有一排向上拉的电阻。最高的优先权系统(即SMF12)有9个输入端子接到这些电阻上。这样，加到其优先权分辨电路12-10的所有优先权信号都是二进制“1”或“开”状态。因此，任何时候分系统12想要接入总线11都将是允许的。
下面转到优先权总线的结构，可以看出，指配作为第一个中心分系统(即CSSO)的分系统14，接收下一个最高的优先权槽规定的信号。除了端子36之外，所有的优先权的输入端子都接到向上的电阻上。这样，CSSO仅接收一个实际有效的优先权信号BSAUOK作为输入。该信号是取自由SMF分系统产生的信号BSMYOK。
在说明的实施例中，CSSO占据两个总线槽，为允许应答需要附加“与”门14-14，第二个中心分系统CSSI也是一样的。如图所示，CSSI是被置于总线11上，来接收规定的下一个最高优先权槽的信号BSAUOK，BSBUOK和BSCUOK。其余的输入插头接到向上的电阻上。但是，因为优先权信号BSAUOK是由空槽产生的，实际上它被连接到一个向上的电阻。
因为分系统CSSO和CSSI是等同的，主要是它们有唯一的通道号。本发明的装置允许每一个分系统辨认已经分配的其本身唯一的通道号。使用可用的总线11上的优先权网路信号来检查其在总线11上的位置。也就是说，因为只有两个等同分系统，作为最低的低次通道号比特的单个比特是单一的规定两个分系统所需要的。
由图2看出，分系统CSSO和CSSI每个都包含一个通道号寄存器(例如14-16和16-16)，该寄存器接收优先权信号BSBUOK。象在这里解释的那样，当总线11处于空闲状态时，加到分系统CSSO的信号BSBUOK是二进制的“1”，对于分系统CSSI，该信号为二进制的“0”。在每种情况下，可以看出，信号BSBUOK接到通道寄存器触发器(即14-16和16-16)的数据输入端。每个触发器的时钟输入端与接收来自总线11的总线主清除信号BSMCLR的“非”端相连接。该信号的状态规定为总线11的空闲状态。
由图2看出，通道寄存器触发器14-16和16-16的每一次启动都产生低次通道号信号CSSO和CSSI，这些信号规定了其分系统。这些信号为输入加到从属响应逻辑电路上，该电路包括在各自的接口区14-1和16-1。此外，这些信号作为识别信息的一部分加到总线11上。识别信息包括由分系统产生的每个请求。更详细地来说，每一个信号CSSO和CSSI与高次预指配码相结合，该码相应于全零码。
图3表示分系统CSSO从属响应电路14-20的一部分。它接收在通道号寄存器14-16中存储的低次通道号输出值。
电路14-20包含许多“门”，用这些“门”把由总线11接收的通道号与分系统CSSO的通道号进行比较。因为中心分系统被分配到最初的10个通道号。上边的通道号比特具有全零值。当检测比较时，电路11-12产生信号ITSME。在分系统CSSI中包括有等同电路14-20的电路。
图4表示提供通道号的另一种安排，这种安排可用于那些接于总线11小号数分系统的地方。在某些情况下，可能不需要把存储的优先权通道号比特值与固定值相比较。从图4看出，来自背面的时滞的优先权信号，加到一个如8个一组的二进制优先权编码器电路上。图4的编码器电路，可以由常规的集成电路，象指定为Texas仪器公司生产的SN74148来组构。
编码器电路将接收的第一个八比特(即所示的码型之一)译成三比特码，把该码存储在一个多比特通道号寄存器中。然后，三比特通道号码加到如上所述的相同的电路上。只要有可能辨认出“零”的码型出现，就能以所希望的方法进行翻译。
这样，即使如果有二进制的“1”出现，如图2中电路产生的码型，仍能按所希望的方法来完成编码。
现在参照图1至3描述本发明装置的工作原理，当图1的系统10加上电源时，总线主清除信号BSMCLR强制为二进制的“1”或“开”状态。这就产生了在每个分系统中的电路最初的已知状态如清零状态。因此，在由主清除信号BSMCLR的后沿规定为主清除区间的结尾，总线11回到空闲状态。这使清除所有的优先权网路信号处于保证“零”状态的信令。这样，在主清除信号的结尾，网路13向上的电阻提供的信号保证为二进制“1”，即实际的优先权信号保证为二进制“零”。
利用这种事实，总线主清除信号BSMCLR“非”的后沿用于分系统CSSO和CSSI通道号寄存器触发器14-16和16-16的输入，分别为总线11空闲状态总线优先权信号BSBUOK的不同状态。其结果是，通道号触发器14-16转到二进制“1”，而通道号触发器16-16转到二进制“零”。
如上所述，单比特通道号数用分系统通道号低次比特在总线11上通信。简单地说，总线11是工作在异步状态，其每个周期的定时，唯一的由分系统交换信息来控制。开始的总线周期的分系统叫主系统，而相应的分系统叫从属系统。在使用总线11中，包括三个基本操作部分。这三部分是;优先权辨别确定部分，数据准备发出部分及响应部分。在第一部分中，希望接入总线11的分系统，当能够拉入时，建立优先权逻辑电路。例如，当中心分系统CSSO要存储器的请求数据时，就对它发出请求。当电路14-10建立，分系统CSSO具有请求的分系统接入总线的最高优先权时，电路产生一个数据准备发出的信号，该信号规定在总线周期的开始，该信号打开一个允许触发器，而且分系统CSSO允许发送存储器请求，该请求包括指令和在总线11上的地址。沿着该地址加到总线11的，包括分系统CSSO的通道号，其低次比特值相应于信号CSSO。从属系统响应所用的办法是;用ACK，NAK或WAIT信号去应答请求接收和终止总线周期。总线11返回到空闲状态或优先权网路选择另一分系统接入总线。
当从属系统获得请求的数据时，它要求一个总线的周期。在保证接入的情况下，从属系统占用分系统CSSO的通道号，图3的从属响应电路14-20，把接收的通道号和分系统CSSO的存储的通道号进行等同比较，产生ITSME信号。这能够使分系统CSSO从总线11那里接收从属数据。
由上所述，可以看出本发明的装置如何使它能够可靠而自动地对等同的分系统指配唯一的通道号。因为图1的系统仅具有两个等同的中心分系统CSSO和CSSI。而仅需要一个单个比特对二者进行区别，进行自动地指配是使用选择来自总线11预先指定的优先权网路信号加到每个分系统的通道号存储寄存器的方法进行的。分系统CSSO和CSSI之间位置优先权的差别允许唯一通道号数的可靠指配。
为了扩展指配的范围到单个比特之外，许多优先权网路信号能够被编码并将其结果象图4所示存储起来。那些熟知的技术是明显的，根据本发明的最佳实施方案，能够进行很多种变化。例如，在位置优先权网路方面可以进行改变(例如，增加或减少图2中槽的数目和槽组的位置)。同样，能够增加等同系统的数目。而且，等同分系统能够是任何形式的分系统。
根据已经描述的条款和规定，已说明和描述了发明的最好形式，无需偏离本发明的精神也可以进行一些变化，如在下面权利要求
书中陈述的那样。而且，在一些情况下，无需相应的使用其它特征，而使用本发明的某些特征，并从中得到好处。
权利要求
1.一种数据处理系统，包括具有多个等同单元的许多单元，其等同单元接到公共总线上，用于传输单元之间的请求，上述的单元是根据在总线的实际位置以及由分布式优先权网路规定的优先权基础上的单元，每个单元包括用于接收多个优先权信号，规定其实际位置的电路，许多等同电路的每一个还包括第一输入设备，它连接至总线，至少接收预先确定的来自优先权网路的其中一个优先权信号；连接到总线的信号输入设备，当优先权网路是由多个优先权信号规定的空闲状态时，用于接收指示时间间隔的信号；接于第一和第二输入设备的存储设备，这个存储设备由第二输入设备控制，在空闲条件下，由第一输入设备提供优先权信号中的预先确定的一个信号状态的指示，上述空闲条件唯一地规定了在请求向公共总线转移中单元的识别。
2.权利要求
1的系统中，其中多个等同单元是两个，而且每个等同单元的存储设备被连接，用于接收相同的预定的一个优先权信号，该信号来自网路在其相应的实际的位置上。
3.权利要求
2的系统中，存储设备包括具有数据输入终端和时钟输入终端的双稳元件，连接数据输入终端接收相同的预定的一个优先权信号，而时钟输入终端接收来自总线并指示总线空闲状态的信号，等同单元之一的双稳元件实际上位于总线上，转换到第一种状态有较高的优先权，而另一个等同单元的一个双稳元件转换到第二种状态。
4.权利要求
3的系统中，第一和第二状态分别相应于二进制“1”和二进制“零”。
5.权利要求
3的系统中，指示空闲状态的信号，清除上述单元成空闲状态，使单元处于起始状态。
6.权利要求
1的系统还包括连接至存储设备，用于把识别单元的信号与固定预分配码相结合，以便转移到总线，作为每次读出请求的一部分。
7.权利要求
6的系统中，等同单元还包括从属响应电路，从属响应电路具有比较设备，该比较设备接至主存储设备，并且比较设备还接至总线，分别接收识别单元的第一信号和在总线上传送请求识别单元的第二信号，比较设备对第一信号和第二信号之间进行检测等同比较，当请求为所要单元时，就产生一个信号建立优先权电路。
8.权利要求
7的系统中，为了识别单元，来自存储设备的信号与固定的预定码结合。
9.权利要求
1的系统中，分布式优先权网路包括许多时滞线，用于把多个优先权的信号沿总线加到不同的点上，总线对不同单元划分不同的优先权等级，这与其实际位置有关，这些点相应于许多槽，这些槽预先确定的组，通常分配到相应数目的等同单元，只有具有最高优先权的等同单元接到在预先确定槽组内的一个点上。
10.一种数据处理系统，包括多个具有很多等同分系统的分系统，用于传输优先基础上的分系统之间的请求，其等同分系统接到公共总线上，为了规定总线上分系统实际位置基础上的优先权，总线包括分布式优先权网路，许多请求包括识别发出请求的分系统的信息，许多等同系统的每一个系统包括用于接收许多识别总线上每个分系统实际位置的优先权号，与分布式优先权网路相连接的输入装置;通道号存储设备，它与输入设备和总线相连接，通道号存储设备由来自总线的信号来控制，在总线处于空闲状态期间，用于唯一地识别等同分系统，该设备存储表示许多优先权信号的指示。
11.权利要求
10的系统中，输入设备包括将许多优先权信号翻译成唯一的二进制码型的编码器，通道号存储设备由上述的信号去控制，存储表示码型的指示。
12.权利要求
11的系统中，许多等同系统至少是两个，每个等同系统通道号存储设备由总线上不同实际位置的网路，接收许多优先权信号。
13.权利要求
12的系统中，通道号存储设备至少包括一个具有数据输入终端和时钟输入终端的双稳元件，数据输入终端接收许多优先权信号，时钟输入终端接收来自总线指示空闲状态的信号，实际配置在具有最高的优先权的总线上的等同系统之一的双稳元件转换到第一种状态，而等同分系统的另一个双稳元件转换到第二种状态。
14.权利要求
13的系统中，第一和第二种状态分别相应于二进制“1”和二进制“零”。
15.权利要求
13的系统中，指示空闲状态的信号启动清除每一个分系统，在总线上产生空闲状态的初始状态。
16.权利要求
11的系统还包括连接至通道号存储设备的设备，把辨别分系统的信号与固定的预指配码相结合，作为各个请求的一部分转移到总线。
17.权利要求
16的系统中，每个等同分系统还包括从属响应电路，从属响应电路具有比较设备，分别接到通道号存储设备和总线，唯一地识别分系统的第一个信号和识别在总线上转移请求的第二信号，比较设备检测第一和第二信号之间的等同比较，当其请求为所需分系统时，产生一个信号建立优先权电路。
18.权利要求
17的系统中，来自通道号存储设备的第一信号与固定的预分配码相结合，以便唯一地识别分系统。
19.权利要求
11的系统中，总线的分布式优先权网路包括许多时滞线，把许多优先权信号沿总线加到不同的点，总线把不同的优先权分配给分系统，其优先权与其在总线上的实际位置有关这些点相应与许多槽，并预先确定许多槽组分配给相应的许多等同分系统，只有具有最高优先权的等同分系统在预先指定的槽组内，接于上述的一点。
20.权利要求
19的系统中，等同分系统是中心分系统。
21.权利要求
20的系统中，每个中心系统包括许多中央处理单元。
22.一种对许多等同系统自动分配唯一通道号的方法，等同分系统内有许多分系统，这些分系统接于公共总线，在优先权的基础上，转移分系统之间的信息，用于确定在接入总线中分系统的优先权，总线包括分布式优先权网路，其方法的特征包括以下几步把各个等同分系统中的输入设备接至分布式优先权网路，接收许多识别分系统优先权信号，系统中的分系统的优先权与其在总线上的实际位置有关;连接通道号存储器设备至输入设备和总线;在总线空闲状态时，为了唯一地识别等同分系统，控制通道号存储设备去存储通道号指示;发送表示存储通道号的指示到总线，作为请求的分系统需要识别每个请求的一部分。
23.权利要求
22的方法中，其方法还包括以下几步把许多优先权信号编码成为唯一的二进制码型，并在控制步骤期间，存储唯一的二进制码型。
专利摘要
具有一系统总线网路的数据处理系统，该网路包括一用于在子系统优先权逻辑电路之间异步地传送数据的分布式优先权网路，该逻辑电路接收建立的优先权信号，子系统具有最高访问总线优先权。有很多相同的子系统且各自具有一个通道号指配装置。该装置连接来接收至少一组相同的优先权信号，在空闲状态期间，存储优先权状态的唯一状态作为总线上子系统的位置来为每一个相同的子系统给出一个唯一的通道号值。
文档编号G06F13/14GK86105650SQ86105650
公开日1987年6月10日 申请日期1986年6月28日
发明者乔治·J·巴洛, 詹姆斯·W·基利, 埃默·W·卡罗尔 申请人:霍尼韦尔资料系统有限公司导出引文BiBTeX, EndNote, RefMan