及存储装置通过在接收到启用装置休眠功能指令时确认存储器存储装置的装置休眠信号引脚是否正确地电连接至有支持装置休眠信号协议的引脚，由此有效地避免误进入休眠模式。
[0023]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0024]图1是根据一实施例所示出的主机系统与存储器存储装置的示意图；
[0025]图2是根据本发明实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；
[0026]图3是根据本发明另一实施例所示出的主机系统与存储器存储装置的示意图；
[0027]图4是图1所示的存储器存储装置的概要方块图；
[0028]图5是根据一实施例所示出的存储器控制电路单元的概要方块图；
[0029]图6是根据本发明一实施例所示出的用于以连接存储器存储装置与主机系统的总线连接接口与电源供应连接接口的示意图；
[0030]图7是根据一实施例所示出的休眠模式启动方法的流程图。
[0031]附图标记说明:
[0032]1000:主机系统；
[0033]1100:电脑；
[0034]1102:微处理器；
[0035]1104:随机存取存储器；
[0036]1106:输入/输出装置；
[0037]1108:系统总线；
[0038]1110:数据传输接口；
[0039]1202:鼠标；
[0040]1204:键盘；
[0041]1206:显示器；
[0042]1208:打印机；
[0043]1212:U 盘；
[0044]1214:存储卡；
[0045]1216:固态硬盘；
[0046]1310:数码相机；
[0047]1312:SD 卡；
[0048]1314:MMC 卡；
[0049]1316:存储棒；
[0050]1318:CF 卡；
[0051]1320:嵌入式存储装置；
[0052]100:存储器存储装置；
[0053]102:连接接口单元；
[0054]102a:数据连接接口；
[0055]102b:电源连接接口；
[0056]104:存储器控制电路单元；
[0057]106:可复写式非易失性存储器模块；
[0058]202:存储器管理电路；
[0059]204:主机接口；
[0060]206:存储器接口；
[0061]208:缓冲存储器；
[0062]210:电源管理电路；
[0063]212:错误检查与校正电路；
[0064]410(0)?410 (N):实体抹除单元；
[0065]602:总线连接接口；
[0066]604:电源供应连接接口 ；
[0067]612:装置休眠信号引脚；
[0068]622:信号输出引脚；
[0069]S701、S703、S705、S707、S709、S711、S713、S715:休眠模式启动方法的步骤。
【具体实施方式】
[0070]—般而言,存储器存储装置(也称,存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
[0071]图1是根据一实施例所示出的主机系统与存储器存储装置的示意图。
[0072]请参照图1，主机系统1000—般包括电脑1100与输入/输出(input/output,简称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory,简称RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0073]在本发明实施例中，存储器存储装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的U盘1212、存储卡1214或固态硬盘(SolidState Drive,简称SSD) 1216等的可复写式非易失性存储器存储装置。
[0074]一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316,CF卡1318或嵌入式存储装置1320(如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接在主机系统的基板上。
[0075]图4是图1所示的存储器存储装置的概要方块图。
[0076]请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0077]连接接口单元102包括数据连接接口 102a与电源连接接口 102b，数据连接接口102a用以连接主机系统1000的总线连接接口，并且电源连接接口 102b用以连接主机系统1000的电源供应连接接口。特别是，在本实施例中，数据连接接口 102a可例如用以接收至少一组差分信号，且电源连接接口 102b具有一装置休眠信号(device sleep signal)引脚，以支持装置休眠信号(device sleep signal)协议。在另一实施例中，电源连接接口102b用以接收至多两种不同的输入电源，例如5伏特及12伏特。在另一实施例中，电源连接接口 102b无用以接收3.3伏特的输入电源。具体来说，支持具有装置休眠的协议的主机系统1000可控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚来指示存储器存储装置100开始进入休眠模式。例如，倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚上的电平信号处于第一逻辑电平时，则电源连接接口 102b的装置休眠信号引脚上的电平信号也会处于第一逻辑电平以致于存储器存储装置100会据此开始进入休眠模式；并且倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号引脚的信号输出引脚上的电平信号处于第二逻辑电平时，则电源连接接口 102b的装置休眠信号引脚上的电平信号也会处于第二逻辑电平以致于存储器存储装置100会据此正常操作。在此，第一逻辑电平与第二逻辑电平可根据不同的设计来设定，例如，在本实施例中，第一逻辑电平为高逻辑电平并且第二逻辑电平为相反于第一逻辑电平的低逻辑电平，而在本实施例中，高逻辑电平是为电压电平高于一预定值时，可被判定为高逻辑电平，而相反地，低逻辑电平是为电压电平低于一预定值时，可被判定为低逻辑电平。
[0078]在本实施例中,连接接口单元102是相容于串行高级技术附件(Serial AdvancedTechnology Attachment,简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(Parellel Advanced TechnologyAttachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,简称 IEEE) 1394 标准、高速外设互联接口(Peripheral ComponentIn