一种包含大容量非易失性存储器的嵌入式系统的制作方法

文档序号:9708271阅读:212来源:国知局
一种包含大容量非易失性存储器的嵌入式系统的制作方法
【技术领域】
[0001]本发明涉及存储器领域,尤其涉及一种包含大容量非易失性存储器的嵌入式系统。
【背景技术】
[0002]嵌入式系统中非易失性存储器的类型和选择决策很大程度上决定了整个嵌入式系统的操作和性能。按照非易失性可编程存储器的位置,有两种实现方法。第一种实现方法如图1所示。片上系统芯片1没有可编程存储器,而是在电路板2上增加可编程存储器芯片3,片上系统芯片1中的微处理器核4通过外部端口 5来访问和执行可编程存储器芯片3中的程序或数据。这种方法使得片上系统芯片1的成本显著降低,因为没有集成嵌入式的可编程存储器,一方面是节约了工艺制造成本,一方面芯片的面积也会大大降低。但是,由于通过外部10端口来读取和执行程序,读取速度会降低,芯片的功耗也会上升。而且电路板上由于增加了走线和可编程存储器,因而增加了电路板设计成本。另一种解决方案就是将可编程存储器与片上系统芯片集成到同一块芯片内,结构如图2所示,这样的片上系统芯片集成度进一步提高,因而在性能上得到提升,但是考虑到成本和工艺,片上可编程存储器的容量不可能很大,一般在KB至MB量级。如果客户需要更大容量的可编程存储器,依然需要在电路板上增加一大容量可编程存储器芯片6以满足用户需求,如图2中虚线模块所示,这样也会造成电路板设计成本增加。随着客户应用越来越复杂和多样化以及所处理的数据也越来越大,用户对大容量可编程存储器的要求也越来越大。目前一般针对大容量可编程存储器的嵌入式系统解决方案如图3所示,采用的是芯片堆叠的方式来实现。
[0003]随着工艺节点越来越小,存储器芯片的微缩制程面临极限。为了得到更高的存储密度和读取速度,各大生产厂商逐渐纷纷投入3D存储器工艺开发。3D存储器技术的特点并非是通过芯片的堆叠或3D封装来实现,而是就存储单元采用的是3D工艺。例如,传统的平面NAND闪存存储器,其存储单元浮栅晶体管为平面晶体管,所有源端和漏端位于同一平面,而3D NAND存储单元采用的是立体晶体管,其源端和漏端分别在不同的平面,因而存储密度更高,单存储芯片的密度甚至能够达到几百GB量级。这种大容量高密度的3D非易失性存储器目前一般都是芯片,用于固态硬盘或者服务器中的混合内存,采用高速传输接口,例如DDR4(Double Data Rate 4第四代双倍速率同步动态随机存储器,简称DDR4)或DDR5(DoubleData Rate 5第五代双倍速率同步动态随机存储器,简称DDR5)等,目前尚不能用于微处理器领域。在现阶段这种超大密度存储器最大的问题就是良率(yield)不是太高,同时测试成本也会因此大大增加。这些良率低的芯片传统情况将会被丢弃,浪费了成本也增加了环境污染。

【发明内容】

[0004]针对上述问题,本发明提供了一种包含大容量非易失性存储器的嵌入式系统,其特征在于,所述嵌入式系统至少包括:
[0005]片上系统芯片;
[0006]3D非易失性存储器芯片,与所述片上系统芯片通过数据通道连接。
[0007]其中,所述3D非易失性存储器芯片的有效存储容量小于设计存储容量。
[0008]上述的嵌入式系统,其中,所述数据通道为键合引线或硅通孔。
[0009]上述的嵌入式系统,其中,所述3D非易失性存储器芯片的对外接口为高速数据传输接口。
[0010]上述的嵌入式系统,其中,所述高速数据传输接口是第三代双倍速率同步动态随机存储器、第四代双倍速率同步动态随机存储器或第五代双倍速率同步动态随机存储器。
[0011]上述的嵌入式系统,其中,所述3D非易失性存储器芯片是3DNAND闪存芯片,或3D相变存储器PCM芯片,或3D阻变存储器RRAM芯片,或3D铁电存储器FeRAM芯片,或3D磁存储器MRAM芯片。
[0012]上述的嵌入式系统,其中,所述片上系统芯片集成用户定制接口来访问3D非易失性存储器芯片。
[0013]上述的嵌入式系统,其中,所述片上系统芯片为已知合格晶片,且包括至少一颗微处理器核。
[0014]综上所述,本发明涉及一种包含大容量非易失性存储器的嵌入式系统,包括一片上系统芯片和一 3D非易失性存储器芯片,片上系统芯片和3D非易失性存储器芯片通过键合引线或者硅通孔封装在一起,提高了 3D非易失性大容量存储器的芯片利用率,在保证读取速度不会降低的前提下,大大减小3D非易失性大容量存储器的库存压力和测试成本。
【附图说明】
[0015]图1是一种嵌入式可编程存储器的结构示意图;
[0016]图2是另一种嵌入式可编程存储器的结构示意图;
[0017]图3是一种大容量嵌入式可编程存储器的结构示意图;
[0018]图4本发明大容量存储的嵌入式系统的结构示意图;
[0019]图5本发明一个具体实施例的结构示意图。
【具体实施方式】
[0020]下面结合附图对本发明进行进一步说明。
[0021]本发明提出了一种包含大容量非易失性存储器的嵌入式系统,如图4所示,至少包含一片上系统芯片9和一 3D非易失性存储器芯片10。片上系统芯片9是一已知合格晶片(Known Good Die,K⑶),且至少包含一微处理器核11。30非易失性存储器芯片10可以是但不仅限于3D NAND闪存芯片、3D相变存储器PCM芯片、3D阻变存储器RRAM芯片、3D铁电存储器FeRAM芯片、3D磁存储器MRAM芯片,其他有效的存储器芯片也可应用于本发明中。且3D非易失性存储器芯片10采用传统的高速数据传输接口 12,例如可以是DDR3、DDR4或DDR5等。若3D非易失性存储器芯片10的设计存储容量为X,考虑到芯片良率问题,其实际可供用户正常使用的有效存储容量为Y,其中X>Y。本发明这种超大容量存储的嵌入式系统实现方法中,3D非易失性存储器芯片10中的存储单元不需要达到100%的良率(可以远小于100%,即有效存储容量远小于设计存储容量),即不需要所有的存储单元都能够正常被读写,只需要其中有一部分存储空间能够供用户正常访问,就可以应用到本发明这种嵌入式系统中。片上系统芯片9和3D非易失性存储器芯片10通过键合引线或者硅通孔封装在一起(也可以通过其他数据通道封装)。其中片上系统芯片9可集成用户定制接口 13来访问3D非易失性存储器芯片10(也可以是常用数据传输接口,在此并不作为对本发明的限制)。
[0022]下面举另一实施例做进一步阐述。
[0023]一种称之为3D XPoint存储器,速度、耐用性是目前闪存的1000倍,并提到该3D存储器初期设计的容量就达到了 128Gbit,应用于固态硬盘和系统内存领域。如图5所示,这一3D存储器芯片14通过键合引线或者硅通孔方式与另一片上系统芯片15封装在一起。3D存储器芯片14的容量为128Gbit(此处的容量值只是一个优选的情况,不能理解为是对本实施例的限制,其他容量的3D存储器芯片也应被理解为包括在本发明内),只要其有一部分空间是可用的就可以应用到本发明这种结构中,比如1/2、1/4、1/8容量(优选的情况下该可用的空间容量占总容量的百分比远小于100%,即有效存储容量远小于设计存储容量)。
[0024]综上所述,本发明涉及一种包含大容量非易失性存储器的嵌入式系统,包括一片上系统芯片和一 3D非易失性存储器芯片,片上系统芯片和3D非易失性存储器芯片通过键合引线或者硅通孔封装在一起,提高了 3D非易失性大容量存储器的芯片利用率,在保证读取速度不会降低的前提下,大大减小3D非易失性大容量存储器的库存压力和测试成本。
[0025]通过说明和附图,给出了【具体实施方式】详细描述基于本发明精神,还可作其他的转换。尽管上述发明提供了一个实施例,然而,这些内容并不作为局限。
[0026]对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
【主权项】
1.一种包含大容量非易失性存储器的嵌入式系统,其特征在于,所述嵌入式系统至少包括: 片上系统芯片; 3D非易失性存储器芯片,与所述片上系统芯片通过数据通道连接; 其中,所述3D非易失性存储器芯片的有效存储容量小于设计存储容量。2.根据权利要求1所述的嵌入式系统,其特征在于,所述数据通道为键合引线或硅通孔。3.根据权利要求1所述的嵌入式系统,其特征在于,所述3D非易失性存储器芯片的对外接口为高速数据传输接口。4.根据权利要求4所述的嵌入式系统,其特征在于,所述高速数据传输接口是第三代双倍速率同步动态随机存储器、第四代双倍速率同步动态随机存储器或第五代双倍速率同步动态随机存储器。5.根据权利要求1所述的嵌入式系统,其特征在于,所述3D非易失性存储器芯片是3DNAND闪存芯片,或3D相变存储器PCM芯片,或3D阻变存储器RRAM芯片,或3D铁电存储器FeRAM芯片,或3D磁存储器MRAM芯片。6.根据权利要求1所述的嵌入式系统,其特征在于,所述片上系统芯片集成用户定制接口来访问3D非易失性存储器芯片。7.根据权利要求1所述的嵌入式系统,其特征在于,所述片上系统芯片为已知合格晶片,且包括至少一颗微处理器核。
【专利摘要】本发明涉及存储器领域,尤其涉及一种包含大容量非易失性存储器的嵌入式系统,包括一片上系统芯片和一3D非易失性存储器芯片,片上系统芯片和3D非易失性存储器芯片通过键合引线或者硅通孔封装在一起,提高了3D非易失性大容量存储器的芯片利用率,在保证读取速度不会降低的前提下,大大减小3D非易失性大容量存储器的库存压力和测试成本。
【IPC分类】G06F15/78
【公开号】CN105468569
【申请号】CN201510791975
【发明人】景蔚亮, 陈邦明
【申请人】上海新储集成电路有限公司
【公开日】2016年4月6日
【申请日】2015年11月17日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1