[0045]如图2a_2b所示，在所述虚拟叠层单元20中，包括叠层边界层203、有源区虚拟图案202以及鳍片网格201 (图中虚线)，还可以包含其他图层，例如栅极等，所述图案层组合形成所述虚拟叠层单元20。
[0046]其中，所述步骤SI中所述虚拟叠层单元的叠层边界层位于所述鳍片网格上，包括定量(on-quantized grid)的鳍片网格,所述叠层边界层用于定义所述虚拟叠层单元的大小，所述虚拟叠层单元中的各图案位于所述叠层边界层内。
[0047]进一步，所述有源区虚拟图案覆盖若干行所述鳍片网格，而且上下边界位于所述鳍片网格上。
[0048]在步骤S2中所述鳍片虚拟边界层图案具有较小的尺寸，可以为最小尺寸的虚拟层边界层，所述鳍片虚拟边界层图案用于在后续的步骤中填充所述图样设计鳍片边界以外的空白区域，以形成鳍片网格连续一体的鳍片边界层区域，在插入虚拟图案时保证图样设计鳍片边界以外的空白区域不同位置插入的虚拟图案内部鳍片网格尽可能对齐，防止发生网格错位的问题，使整个版图得到更加均一的鳍片网格，以利于工艺制造。
[0049]所述鳍片虚拟边界层图案中的鳍片网格与所述虚拟叠层单元20中的鳍片网格、所述图样设计10中鳍片网格均相同。
[0050]其中，所述鳍片虚拟边界层图案的定义和设计同样需要符合设计规则。
[0051]在所述步骤S3中，将所述步骤SI中的所述虚拟叠层单元插入所述图样设计内部，具体地，插入到所述图样设计的鳍片边界层中。
[0052]具体地，将步骤SI中所述虚拟叠层单元插入所述图样设计鳍片边界的方法包括但不局限于下述方法:以所述图样设计鳍片边界的右下角作为初始点插入所述虚拟叠层单元，如图2c所示，插入后使所述虚拟叠层单元中的虚拟图案位于所述图样图层边界层中的鳍片网格上，如图2c右下方图形所示，所述虚拟叠层单元的边界层和有源区虚拟图案均位于所述图样设计鳍片边界的鳍片网格上。
[0053]可选地，还可以以图样图层边界层的左下角、左上角或者右上角作为初始点插入所述虚拟叠层单元。
[0054]由于所述虚拟叠层单元和图样图层具有相同的鳍片网格，因此在插入所述虚拟叠层单元时可以保证所述有源区虚拟图案在图样图层的鳍片网格上，即使插入多个仍不会发生错位(disalignment)问题。
[0055]但是如图2c所示，在右下角和左上角的所述图样设计鳍片边界之间包含大量的空白区域，在所述大量空白区域中插入所述虚拟叠层单元时，很难保证不同空白区域插入的虚拟叠层单元中的有源区虚拟图案所在网格不发生错位。
[0056]因此，为了防止上述问题的发生，在所述大量空白区域中插入步骤S2中定义的鳍片虚拟边界层图案，由于所述鳍片虚拟边界层图案具有非常小的尺寸，因此在该空白区域中填充尽可能多的所述鳍片虚拟边界层图案，以形成尽可能大的鳍片网格连续一体的鳍片边界层区域，如图2d所示。
[0057]进一步，在该步骤中，连续的插入所述鳍片虚拟边界层图案，所述鳍片虚拟边界层图案之间的间距为0，以保证所述鳍片虚拟边界层图案紧密相邻，成为面积较大的一片鳍片边界层区域。
[0058]进一步，所述鳍片虚拟边界层图案中的鳍片网格对齐插入，所述鳍片网格对齐形成一列长度更长的鳍片网格，在插入所述鳍片虚拟边界层图案之后，所述空白区域形成了具有鳍片网格背景一致的鳍片边界层区域，然后根据所述鳍片网格背景插入步骤Si中的所述虚拟叠层单元，很好的解决了现有技术中所述虚拟叠层单元发生网格错位的问题。
[0059]可选地，所述步骤S4中以所述鳍片边界层区域的左下角、右下角、左上角或者右上角作为初始点插入所述虚拟叠层单元。插入后使所述虚拟叠层单元中的虚拟图案位于所述鳍片边界层区域中的鳍片网格上，如图2e所示，所述虚拟叠层单元的边界层和有源区虚拟图案均位于所述鳍片边界层区域的鳍片网格上，从而避免了网格错位的发生。本发明为了解决现有技术中存在的问题，提供了一种插入FinFET虚拟图案的方法，所述方法中为了防止插入的虚拟叠层单元发生网格错位，首先定义鳍片虚拟边界层图案，所述鳍片虚拟边界层图案具有很小的尺寸，而且具有鳍片网格，然后在所述图样设计鳍片边界以外的空白区域中插入所述鳍片虚拟边界层图案，使所述鳍片虚拟边界层图案连成面积很大的鳍片边界层区域，所述鳍片边界层区域具有鳍片网格背景，以所述鳍片网格为参照，插入所述虚拟叠层单元，使所述虚拟叠层单元位于鳍片网格上，巧妙的解决了网格错位的问题，使整个版图得到更加均一的鳍片网格，以利于工艺制造。
[0060]本发明所述方法具有良好的效果，其中附图2f为没有执行步骤S4的前半部分一在版图中图样设计鳍片边界以外的空白区域连续的插入所述尺寸较小的鳍片虚拟边界层图案，以形成鳍片网格连续一体的鳍片边界层区域，直接执行插入所述虚拟叠层单元时的示意图，从该图中可以看出所述图样设计鳍片边界以外的空白区域不同位置发生虚拟图案鳍片网格错位的问题，如图箭头以及虚线位置所示，使整个版图得到的鳍片网格不够均一，不利于工艺制造。
[0061]其中，图3为本发明一【具体实施方式】中插入虚拟叠层单元的工艺流程图，具体地包括以下步骤:
[0062]步骤S1:设计具有鳍片网格的虚拟叠层单元，所述虚拟叠层单元包括有源区虚拟图案，其中，所述有源区虚拟图案位于所述鳍片网格上；
[0063]步骤S2:定义尺寸较小的鳍片虚拟边界层图案，所述鳍片虚拟边界层图案具有位于所述标准鳍片网格上的特征；
[0064]步骤S3:在图样设计鳍片边界中插入所述虚拟叠层单元；
[0065]步骤S4:在版图中图样设计鳍片边界以外的空白区域连续的插入所述尺寸较小的鳍片虚拟边界层图案，以形成鳍片网格连续一体的鳍片边界层区域，在所述一体的鳍片边界层区域中根据所述鳍片网格插入所述虚拟叠层单元，以使所述虚拟叠层单元中的有源区虚拟图案位于所述鳍片网格上。
[0066]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种FinFET虚拟图案的插入方法，包括: 步骤S1:设计具有鳍片网格的虚拟叠层单元，所述虚拟叠层单元包括有源区虚拟图案，其中，所述有源区虚拟图案位于所述鳍片网格上； 步骤S2:定义尺寸较小的鳍片虚拟边界层图案，所述鳍片虚拟边界层图案具有位于所述标准鳍片网格上的特征； 步骤S3:在图样设计鳍片边界中插入所述虚拟叠层单元； 步骤S4:在版图中图样设计鳍片边界以外的空白区域连续的插入所述尺寸较小的鳍片虚拟边界层图案，以形成鳍片网格连续一体的鳍片边界层区域，在所述一体的鳍片边界层区域中根据所述鳍片网格插入所述虚拟叠层单元，以使所述虚拟叠层单元中的有源区虚拟图案位于所述鳍片网格上。2.根据权利要求1所述的方法，其特征在于，所述步骤SI中所述虚拟叠层单元的设计符合图样图层设计规则。3.根据权利要求1所述的方法，其特征在于，所述步骤SI中所述虚拟叠层单元包括叠层边界层，用于定义所述虚拟叠层单元的大小，所述虚拟叠层单元中的各图案位于所述叠层边界层内。4.根据权利要求3所述的方法，其特征在于，所述叠层边界层位于所述鳍片网格上。5.根据权利要求1所述的方法，其特征在于，所述步骤SI中所述有源区虚拟图案覆盖若干行所述鳍片网格，而且上下边界位于所述鳍片网格上。6.根据权利要求1所述的方法，其特征在于，所述步骤S2中所述鳍片虚拟边界层图案的定义符合设计规则。7.根据权利要求1所述的方法，其特征在于，所述步骤S3中所述图样设计鳍片边界中具有所述鳍片网格。8.根据权利要求1或7所述的方法，其特征在于，所述步骤S3中以所述图样设计鳍片边界的左下角、右下角、左上角或者右上角作为初始点插入所述虚拟叠层单元，以使所述叠层单元中的有源区虚拟图案位于所述图样设计鳍片边界图层的鳍片网格上。9.根据权利要求1所述的方法，其特征在于，所述步骤S4中所述鳍片虚拟边界层图案之间没有间隙的相互连接形成一体。10.根据权利要求1所述的方法，其特征在于，所述步骤S4中所述鳍片虚拟边界层中的鳍片网格对齐相互连接形成鳍片网格连续的一体。11.根据权利要求1所述的方法，其特征在于，在所述步骤S4中以所述一体的鳍片边界层区域的左下角、右下角、左上角或者右上角作为初始点插入所述虚拟叠层单元。
【专利摘要】本发明涉及一种FinFET虚拟图案的插入方法，所述方法包括：步骤S1：设计具有鳍片网格的虚拟叠层单元，所述虚拟叠层单元包括有源区虚拟图案，其中，有源区虚拟图案位于所述鳍片网格上；步骤S2：定义尺寸较小的鳍片虚拟边界层图案，鳍片虚拟边界层图案也具有位于标准鳍片网格上的特征；步骤S3：在图样设计鳍片边界中插入所述虚拟叠层单元；步骤S4：在版图中图样设计鳍片边界以外的空白区域连续的插入尺寸较小的鳍片虚拟边界层图案，以形成鳍片网格连续一体的鳍片边界层区域，在所述一体的鳍片边界层区域中根据所述鳍片网格插入所述虚拟叠层单元，以使所述虚拟叠层单元中的有源区虚拟图案位于所述鳍片网格上。所述方法使整个版图得到更加均一的鳍片网格。
【IPC分类】G06F17/50
【公开号】CN105631081
【申请号】CN201410705663
【发明人】樊强
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年6月1日
【申请日】2014年11月27日