一种dphy串行发送电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路制造领域，尤其是一种DPHY串行发送电路。
【背景技术】
[0002]MIPI (Mobile Industry Processor Interface，移动产业处理器接口)DPHY 标准是由MIPI联盟提出的用于移动应用通信的协议。由于其串行传输，带宽高，发送接收简单，其被广泛应用于图像传感器等各种移动设备中。
[0003]DPHY系统由一条串行时钟线，和1?4条串行数据线组成；为了提高传输效率，采用DDR(Double Data Rate)传输。为了最大化采样窗口，数据和时钟之间为90度相移。为了降低功耗，在无数据传输时为大幅值单端信号，即单端大信号，电平幅度为1.2V，在传输有效数据时为小幅值差分信号，即，差分小信号，共模电平为200mV，差分幅值为+/-200mV。其串行时钟有两种模式，free-running和gate-clock。free-running时，其串行时钟始终工作在high-speed (高速)模式；gate_clock时，其串行时钟和串行数据一样，工作在high-speed 和 low-power 混合模式。
[0004]但FPGA无法直接产生所述DPHY上传输的所述差分小信号和单端大信号，通常的做法是采用ASIC芯片。即，通常是采用所述ASIC芯片将所述FPGA的差分信号转换为所述DPHY所需要的差分小信号，将所述FPGA的单端信号转换为所述DPHY所需要的单端大信号。但ASIC芯片在功能和电气测试方面的灵活性不够，无法满足当前对于DPHY功能和电气测试方面的完整验证要求。
【实用新型内容】
[0005]本实用新型的目的在于提供一种DPHY串行发送电路，以解决ASIC芯片在功能和电气测试方面的灵活性不够的问题。
[0006]为了达到上述目的，本实用新型提供了一种DPHY串行发送电路，包括:一差分驱动器、一平衡衰减电路、一电平转换器、一选择器以及一电源；
[0007]所述差分驱动器的输入端与一 FPGA的差分信号输出端连接；
[0008]所述平衡衰减电路的输入端与所述差分驱动器的输出端连接；
[0009]所述电平转换器的输入端与所述FPGA的单端信号输出端连接；
[0010]所述选择器的差分信号输入端与所述平衡衰减电路的输出端连接，其单端信号输入端与所述电平转换器的输出端连接，其选择信号输入端与所述FPGA的选择信号输出端连接，其输出端与一 DPHY的输入端连接；以及
[0011]所述电源的输出端与所述差分驱动器的参考地端连接。
[0012]优选的，在上述的DPHY串行发送电路中，所述电源提供的电压为一负电压。
[0013]优选的，在上述的DPHY串行发送电路中，所述电源提供的电压为-1.0V?-16V。
[0014]优选的，在上述的DPHY串行发送电路中，所述平衡衰减电路包括:一第一电阻、一第二电阻、一第三电阻和一第四电阻；
[0015]所述第一电阻的一端和所述第三电阻一端连接于一第一节点，另一端与所述第四电阻的一端连接于一第二节点；
[0016]所述第二电阻的第一端与所述第三电阻的另一端连接于一第三节点，另一端与所述第四电阻的另一端连接于一第四节点；
[0017]所述第一节点和第二节点分别连接于所述差分驱动器的输出端的两相端口 ；
[0018]所述第三节点和第四节点分别连接于所述选择器的差分信号输入端的两相输入信号。
[0019]优选的，在上述的DPHY串行发送电路中，所述第一电阻和第二电阻的阻值相等。
[0020]优选的，在上述的DPHY串行发送电路中，所述第一电阻和第二电阻的阻值为大于等于100欧姆。
[0021]优选的，在上述的DPHY串行发送电路中，所述第三电阻和第四电阻的阻值相等。
[0022]优选的，在上述的DPHY串行发送电路中，所述第三电阻和第四电阻的阻值为0欧姆?50欧姆。
[0023]优选的，在上述的DPHY串行发送电路中，所述平衡衰减电路的输入和输出阻抗为单端40欧姆?62.5欧姆。
[0024]优选的，在上述的DPHY串行发送电路中，所述平衡衰减电路的输入输出信号的幅值比为1?7。
[0025]优选的，在上述的DPHY串行发送电路中，所述电平转换器的参考电压与所述FPGA输出的单端信号匹配。
[0026]在本实用新型提供的DPHY串行发送电路中，采用包括差分驱动器、平衡衰减电路、电平转换器以及选择器的分立元件实现了 DPHY的串行发送。且DPHY协议上规定的所有全局时间参数均可通过FPGA代码来控制，因此可以方便的利用FPGA代码来验证DPHY接收设备的鲁棒性，极大的提高了功能和电气验证的灵活性、全面性和可靠性。
【附图说明】
[0027]图1为本实用新型实施例中的结构示意图；
[0028]图中:101-差分驱动器；102_平衡衰减电路；103_电平转换器；104_选择器。
【具体实施方式】
[0029]下面将结合示意图对本实用新型的【具体实施方式】进行详细的描述。根据下列描述并结合权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0030]本实用新型提供了一种DPHY串行发送电路，如图1所示，包括:一差分驱动器101、一平衡衰减电路102、一电平转换器103、一选择器104和一电源。其中，所述差分驱动器101的输入端与一 FPGA的差分信号输出端连接，所述FPGA输出的差分为一 LVDS差分信号，每一个所述LVDS差分信号包括正和负两相LVDS差分信号，与此对应的是，所述差分驱动器101的输出端也包括两相端口。且其输出信号为两相CML差分信号。
[0031]在本实施例中，所述差分驱动器101采用的是SY54016芯片，其共模电平为(VCC0-0.2V)，差分幅值为+/-400mV。所述VCC0为所述差分驱动器101的输出电压。而所述DPHY传输差分小信号时所需要的共模电平为200mV，差分幅值为+/_200mV。因此，针对标准的DPHY传输信号，需要将所述差分驱动器101的输出信号调整为所述DPHY所需要的共模电平为200mV，差分幅值为+/-200mV。
[0032]在本实用新型实施例中，通过所述电源将所述差分驱动器101输出信号的共模电平从(VCC0-0.2V)调整到 200mV。
[0033]具体的，所述电源为一负电压电源，所述负电压电源的输出端与所述差分驱动器101的参考地端连接。即通过调整所述负电压电源的输出电压来调节所述DPHY的共模电平。在本实施例中，所述负电压电源为一 MAX764芯片，其输出电压为一负值，可提供的负电压为-1.0V?16V。具体的，在本实施例中所述电源的输出电压为-1.4V，即通过调整所述MAX764芯片的输出电压来调节所述DPHY的共模电平。
[0034]所述SY54016芯片具体的配置为，将所述SY54016芯片的参考地端与所述MAX764芯片的输出端连接，所述SY54016芯片的正电源电压(VCC)与常规电源芯片提供的1.1V输出端连接，所述SY54016芯片的输出电压端(所述VCC0)与常规电源芯片的0.4V输出端连接，则使得所述差分驱动器(SY54016芯片)输出信号的共模电平为:(VCC0-0.2V)=(0.4V-0.2V) = 0.2V = 200mVo满足了所述DPHY传输差分小信号时对共模电平的要求。当需要调节所述DPHY的共模电压时，可以通过调整所述MAX764芯片的输出电压来获取所述DPHY所需要的改变后的共模电压。
[0035]在本实用新型实施例中，通过所述平衡衰减电路102将所述差分驱动器101的输出信号的差分幅值从+/_400mV调整到所述DPHY需要的+/_200mV，即所述差分驱动器101的输出端与所述平衡衰减电路102的输入端连接，所述平衡衰减电路102的输出端与所述选择器104的差分信号输入端连接。
[0036]具体的，所述平衡衰减电路102为平衡Pi型衰减电路(也称作0型衰减电路)，包括:一第一电阻R1、一第二电阻R2、一第三电阻R3和一第四电阻R4 ;所述第一电阻R1的一端和所述第三电阻R3—端连接于一第一节点A，另一端与所述第四电阻R4的一端连接于一第二节点B ;所述第二电阻R2的第一端与所述第三电阻R3的另一端连接于一第三节点C，另一端与所