专利名称：译码装置的制作方法
技术领域：
本发明涉及与以给定的格式记录在盘介质上设置的突发切断区(BCABurst Cutting Area)中的数据的再现相关的处理。
图6表示了记录在BCA中的数据的格式。如图6所示，记录在BCA中的数据基本上在每个4字节的数据的开始付与了1字节的同步模式(同步SB或再同步RS)。特别是在记录在BCA中的数据的开始，付与了1字节的第一同步模式(同步SBBCA)和4字节的开始数据(前同步数据BCA Preamble)。
而且，接着由这5字节构成的第一同步模式和开始数据，有由20字节的整数倍构成的数据。在该数据中，在所希望的记录的信息数据的每四个字节的开始付与了一字节的第二同步模式(再同步RS)。该信息数据的数据长度为16字节单位，在图6中如RSBCA1、RSBCA2…所示，付与了每16字节不同的第二同步模式。可是，在该16字节的整数倍的数据中，如图6中D0、D1…所示，一定付与了4字节的检错数据(EDC)。该检错数据是用于检测所述信息数据的误差的。
接着它，对于所述信息数据和检错数据，作为纠错数据(ECC)付与了图6中表示为C0，0、D1，0…的16字节的奇偶校验位。而且，在该奇偶校验位的各4字节的开始，付与了都具有公共值的1字节的第三同步模式(再同步RSBCA13)。
接着所述奇偶校验数据，作为表示这一系列的数据的结束的数据，付与了1字节的第四同步模式(再同步RSBCA14)、4字节的末尾数据(后同步数据BCA Postamble)、1字节的第五同步模式(再同步RSBCA15)。
这些数据中，对第一和第五同步模式、开始数据和末尾数据设定了固定的数据模式。
在图6所示的数据中，进行了给定调制处理，生成了通道数据，把这些通道数据记录在BCA中。本调制基本上是相位调制(PhaseEncoding)。该相位调制是把“0”调制为“10”，把1调制为“01”，通过该相位调制，1位的数据被调制为2位数据。
可是，在所述第一和第五同步模式中，形成了图7所示的例外的设定。即，在这些同步模式的前半全部公共的8位固定模式是作为通道位被预先设定的。即关于这些，不适用分别把所述“0”调制为“10”、把1调制为“01”的调制方式。
而由各同步模式的后半的4位数据位构成的同步代码由对各同步模式分配了不同的值的数据构成。而且，关于该同步代码，适用了分别把所述“0”调制为“10”、把1调制为“01”的调制方式。即，例如具有4位的“0000”值的第一同步模式SBBCA的同步代码通过所述相位调制转换为具有8位的“10101010”的值的通道位。这样，通过将8位固定模式相位调制成8位的通道位，生成各同步模式的通道数据。
须指出的是，实际上该通道数据还被Rz调制(Return to zeroModulation)，并记录在BCA中。
这样，因为在BCA中以给定格式记录了数据，所以通过使用译码装置，能取得对各盘介质付与的识别信息、密钥、复合键等。即在译码装置中，把记录在BCA数据的再现数据中的再现数据解调，通过进行基于所述奇偶校验的纠错等，能可靠地取得具有所述信息数据的信息。
例如，当无法检测开始的第一同步模式SBBCA时，就无法知道从哪开始记录了信息数据，也就无法进行其后的译码处理。另外，当无法检测付与在所述ECC奇偶校验的各4字节的开始的第三同步模式(再同步RSBCA13)时，就无法知道信息数据到哪为止，连纠错也无法进行。
本发明是鉴于这些事实而提出的，其目的在于提供能提高记录在特定的记录区域中的数据的读出精度的译码装置。
(解决课题的手段)本发明是一种译码装置，对从盘介质的特定记录区域读出，包含带第一同步模式的开始数据和接着该开始数据的带第二同步模式的信息数据的再现数据进行译码，包括存储与所述第一同步模式、第二同步模式以及所述开始数据的基准模式对应的多个数据的存储器；把所述再现数据依次与存储在所述存储器中的多个数据比较，检测两个数据的一致的比较电路；所述比较电路的比较结果中，当所述再现数据与存储在所述存储器中的多个数据的至少两个数据一致时，指示译码的开始的判定电路；响应所述判定电路的开始指示，开始对所述再现数据的纠错处理的译码电路。据此，能提高记录在特定的记录区域中的数据的读出精度。
图1是表示把本发明的译码装置应用于DVD的再现装置的一个实施例的结构框图。
图2是例示作为误差而允许的再现数据的图。
图3是表示所述实施例同步模式的检测处理步骤的程序流程图。
图4是表示该实施例同步模式的检测处理步骤的程序流程图。
图5是表示设置在DVD上的BCA的图。
图6是表示记录在BCA中的数据的格式的图。
图7是表示记录在BCA中的数据的格式的图。下面简要说明附图符号。
1-光盘；2-主轴电动机；3-光学头；4-拾音器；5-双值化电路；10-SDRAM；20-中央处理装置；100-译码装置；110-BCA译码电路；120-缓冲电路；125-缓冲计数器；130-BCA同步模式检测电路；131-ROM；131a-开始数据用比较模式；131b-ECC同步用比较模式；132-寄存器；133-比较电路；133a-开始同步比较电路；133b-ECC同步比较电路；134-判定电路；134a-开始同步判定电路；134b-ECC区判定电路；136-ECC同步检测计数器。
图1是表示本实施例的译码装置和所述再现装置中的译码装置外围电路的结构的框图。
在图1所示的光盘(DVD)1中，设置了前述的图5所示的BCA。该光盘1由主轴电动机2控制旋转。另外，从光学头3向该光盘1照射激光，由拾音器4接收该激光的反射光。然后，用双值化电路5把接收的反射光双值化，并且这里进行对于所述RZ调制的解调处理，生成了通道数据。该通道数据输入到译码装置100中。
这里，译码装置100是把DVD的再现数据，换言之，把输入的通道位译码后输出的电路。即该译码装置100是把从DVD的BCA读出的再现数据译码，抽出记录在该BCA中的BCA数据(识别数据)的同步信息的电路。然后，该输出的数据被存储在同步动态随机存储器(SDRAM)10中。须指出的是，由中央处理装置(CPU)20统一控制了译码装置100等所述再现装置内的电路。
这里，进一步说明所述译码装置100。
该译码装置100包括把所述输入的通道位解调并译码处理(译码)的BCA译码电路110和把所述通道位缓存的缓冲电路120。
如图7所示，光盘1中对1个字节的数据位施加调制处理和相位调制处理，作为通道数据，记录所生成的2个字节的通道位。以下，除了特记的场合，字节数表示数据位的字节数。
这里，BCA译码电路110把所述相位调制的通道数据解调，并且进行该解调的数据中刚才的图6所示的EDC的误差检测和与所述ECC的纠错有关的校验位计算等译码处理。须指出的是，在所述中央处理装置20中，根据该校验位计算的结果，进行ECC的纠错。
而缓冲电路120是与开始缓存的指令同时，缓存输入的数据，它每变为给定数据量(例如4字节)，就向所述SDRAM10输出的电路。须指出的是，由缓冲计数器125监视着从该缓存开始的基于缓冲电路120的缓存状况。
而BCA同步模式检测电路130是检测前述的图6所示的数据中具有预先设定的值的数据，检测输入的通道数据的数据位置信息的电路。具体而言，在该BCA同步模式检测电路130中，检测同步模式和开始数据。然后，检测付与在前述的图6所示的信息数据之前的6字节的数据(SBBCA、BCA Preamble、RSBCA1)，向所述缓冲电路120输出指示缓存的开始的开始触发信号。另外，检测前述的图6所示的ECC的奇偶校验和第四同步模式(重同步RSBCA14)的边界，向所述缓冲电路120输出指示停止缓存的停止触发信号。
可是，当记录在BCA中的数据发生缺损，或噪声混入了再现数据中时，即使输入了所述同步模式和开始数据，有时也无法把它作为同步模式和开始数据来识别。而且，这时，会担心无法开始缓存，或在不正确的定时开始了缓存。
因此，在本实施例中，根据第一同步模式(SBBCA)、开头数据(BCAPreamble)以及第二同步模式(RSBCA1)等基准模式中的至少两个数据与再现数据一致，检测BCA数据(识别数据)的开始。
具体而言，如图1所示，所述BCA同步模式检测电路130具有存储这样的数据模式的ROM131。在该ROM131中存储了开始数据用比较模式131a和ECC同步用比较模式131b等两个比较模式。这里，开始数据用比较模式131a是与付与在前述的图6所示的信息数据之前的6字节的数据(SBBCA、BCA Preamble、RSBCA1)对应的位排列的数据模式。一方面，ECC同步用比较模式131b是与付与在前述的图6所示的奇偶校验位的各4字节的开始的1字节的第三同步模式(重同步RSBCA13)对应的位排列的数据模式。须指出的是，这些比较模式实际上对应于前述的图7所示的通道数据，所以通道位单位的开始数据用比较模式131a是12字节的数，ECC同步用比较模式131b是2字节数据。
另外，为了比较存储在ROM131中的比较模式和输入到所述BCA同步模式检测电路130中的通道数据，在该BCA同步模式检测电路130中进行了以下的处理。
即，首先把输入缓冲电路120和BCA译码电路110中的所述通道数据存储在由移位寄存器构成的寄存器132中。该寄存器132对应于所述开始数据用比较模式131a的各数据的数据长度，用通道位单位的、具有12字节的存储区域。而且，用比较电路133比较存储在寄存器132中的通道数据(再现数据)和所述比较模式，根据这些比较结果，由判定电路134检测出BCA数据(识别数据)的开始。在该判定电路134中，根据基于比较电路133的存储在寄存器132中的通道数据(再现数据)和所述比较模式的比较结果，掌握BCA数据(识别数据)的结束。
具体而言，用比较电路133内的开始同步比较电路133a比较了存储在所述寄存器132中的数据和开始数据用比较模式131a。然后，根据该比较结果，当判断为存储在寄存器132中的数据和开始数据用比较模式131a一致时，在所述判定电路134内的开始同步判定电路134a中判定为存储在寄存器132中的数据是BCA数据的开始。然后，从该开始同步判定电路134a输出了开始触发信号。据此，开始了基于BCA译码电路110的再现数据的译码处理和基于缓冲电路120的缓存。须指出的是，当缓存时，去掉了上述的图6所示的同步模式。
然后，在BCA同步模式检测电路130中，进行检测刚才的图6所示的ECC奇偶校验位的结束部分的处理。它是根据存储在所述比较电路133内的ECC同步比较电路133b中的寄存器132中的数据和ECC同步用比较模式131b的比较而进行的。具体而言，在本实施例中，以缓存16字节数据量的期间单位，用ECC同步检测计数器136监视ECC同步比较电路133b的比较结果。即付与在从信息数据的开头开始的先前的图6所示的ECC奇偶校验位中的第三同步模式在缓存16字节数据的期间中，重复了四次同一同步模式RSBCA13。因此，以重复同一同步模式的单位进行存储在寄存器132中的数据和ECC同步用比较模式131b的比较。
然后，根据ECC同步比较电路133b的比较结果，当判断为存储在寄存器132中的数据和ECC同步用比较模式131b一致时，把ECC同步检测计数器136的值增加。在本实施例中，在重复了同一同步模式的单位期间中，如果判定存储在寄存器132中的数据和ECC同步用比较模式133b有两次以上一致，就从所述判定电路134内的ECC区判定电路134b输出所述停止触发信号。具体而言，该停止触发信号的输出定时是成为ECC的奇偶校验位的终端部分的定时。
须指出的是，在存储在所述寄存器132中的数据和与开头数据用比较模式131a的数据模式一致的判定中，对一定的误差设定了允许值。具体而言，存储在寄存器132中的数据是“00”或“11”，当开头数据用比较模式131a的数据模式是“10”或“01”时，则允许。可是，当对于开头数据用比较模式131a的数据模式“10”而存储在寄存器132中的数据为“01”、对开头数据用比较模式131a的数据模式“01”而存储在所述寄存器132的数据为“10”时，判定为不一致。这主要基于以下两个理由。
1.例如，每2位数据是彼此不同的值“10”的通道位的双方的值颠倒，变为值“01”的可能性相当低。
2.关于每2位数据具有彼此不同的值的部分，如果他们双方允许与同一数据模式不同的情况，则把与第一同步模式、开始数据不同的数据误认为BCA数据的开始的可能性升高。
可是，关于先前的图7所示的同步模式的固定模式的Ch13、Ch12的“00”，考虑该群发错误，而允许把成为“11”的数据作为误差。
图2举例示出了作为误差而被允许的再现数据。这里，付与在关于先前的图6所示的信息数据之前的开始数据(BCA Preamble)和其前后的同步模式(SBBCA、RSBCA1)，表示了他们与给定个数据的值不同的例子。在图2中，示出了关于再现数据，Ch14以及b0的第一通道位的值与同第一同步模式(SBBCA)不同的情况。这样允许误差的数据是开始数据(BCAPreamble)、其前后的第一和第二同步模式(SBBCA、RSBCA1)给定的位数(例如2通道位)以下的数据的值不同的数据。
须指出的是，关于作为与存储在所述寄存器132中的数据和ECC同步用比较模式131b的误差而允许的数据，为先前的图6所示的第三同步模式(RSBCA13)和给定的位数(例如2通道位)以下的数据的值不同的数据。
这里，根据图3和图4说明记录在本实施例的BCA中的数据的再现数据的译码处理。
在该一系列处理中，首先如图3的步骤S100所示，把输入到缓冲电路120中的BCA双值化信号(通道数据)取入所述寄存器132中。据此，每次新把数据取入缓冲电路120中，该数据就被取入寄存器132中。
然后，如果该寄存器132中存储了用通道位单位的12字节的数据，则在图3的步骤S110中，在开始同步比较电路133a中，比较了存储在该寄存器132中的通道数据和开始数据用比较模式131a。即，这里比较了存储在寄存器132中的通道数据的开始2字节的数据和第一同步模式(SBBCA)的数据模式。另外，比较了存储在寄存器132中的通道数据的从开头开始的第三字节到第十字节的8字节数据和开始数据(BCAPreamble)的数据模式。还比较了存储在寄存器132中的通道数据的从开头开始的、由第十一字节到第十二字节的2字节数据和第二同步模式(同步RSBCA1)的数据模式。
如图3的步骤S120、S130所示，该开始同步比较电路133a的比较进行到存储在寄存器132中的数据和开始数据用比较模式131a在所述误差范围中一致为止。这时，只当存储在寄存器132中的通道数据中，检测到第一同步模式(SBBCA)、开始数据(BCA Preamble)、接着该开始数据的第二同步模式(RSBCA1)的全部在所述误差范围中一致的数据模式，判定为BCA数据(识别数据)的开始。须指出的是，在该数据的判定中，希望只当全部数据一致时，判定为BCA数据的开始，但是也可以如以下所述。即当取得了所述第一同步模式(SBBCA)、开始数据(BCA Preamble)、接着该开始数据的第二同步模式(RSBCA1)中的两个数据模式在所述误差范围中一致的数据时，可以判定为该数据为BCA数据的开始。
当未取得数据的一致判定时，使寄存器132以1位单位依次移位，进行以下的比较处理。寄存器132的开始1位的数据，新取入记录在BCA中的数据的1位再现数据。这里，设定为记录在BCA中的数据的顺序与取入寄存器132或缓冲电路120中的数据顺序一致。能通过使寄存器132或缓冲电路120的动作时钟与控制旋转的光盘1的动作对应，进行该设定。
而且，根据存储在寄存器132中的通道数据和开始数据用比较模式131a在所述误差的范围中一致，如步骤S140所示，从开始同步判定电路134a向缓冲电路120或BCA译码电路110输出开始触发信号。
另外，在所述缓存开始后，如图4的步骤S200所示，数据被取入寄存器132中的同时，输出了开始的数据。与向该寄存器132的数据取入同步，从先前的图6所示的信息数据开始按顺序进行了缓存。该缓存的数据按顺序被输出到所述SDRAM10。
然后，在如步骤S210、S220所示，对于所述步骤S120中一致判定时的数据，使寄存器132的移位寄存器进行移位，直到在寄存器132中新输入了10字节通道数据(以数据位单位，5字节)。然后，如图S230所示，每向寄存器132中新输入了10字节通道数据(以数据位单位，5字节)，所述缓冲计数器125就增加4。
该增加对应于由缓冲电路120缓存的数据量。即当在寄存器132中新输入了10字节通道数据(以数据位单位，5字节)，向缓冲电路120，以数据位单位新供给了5字节的数据。可是，该开始的1字节数据是不成为缓存对象的同步模式，所以在该时刻，缓存了4字节数据。
然后，如步骤S240所示，每向寄存器132中新输入了10字节通道数据(以数据位单位，5字节)，比较开始的2字节的通道数据和ECC同步用比较模式131b。该比较象步骤S250那样，进行到他们在所述误差范围中一致为止。
然后，该比较结果如果在步骤S250中，判断为他们一致，则如步骤S260所示，把所述ECC同步检测计数器136增加1。即这时，对检测到第三同步模式(RSBCA13)进行计数。
在步骤S270中，判断缓冲计数器125的计数值是否为16的倍数。该判断进行到所述缓冲计数器125的计数值变为16的倍数为止。该判断是为了对同一同步模式被重复的各单位期间监视所述计数值而进行的。而且，如果所述缓冲计数器125的计数值变为16的倍数，则在步骤S280中，判断ECC同步检测计数器136的计数值是否为2以上。即这里，在同一同步模式被重复的单位期间中，判断存储在寄存器132中的通道数据和ECC同步用比较模式131b是否有2次以上一致。该判断反复进行到存储在寄存器132中的数据和ECC同步用比较模式131b有2次以上一致为止。然后，如果判断为2次以上一致，就从ECC区判定电路134b开始，在ECC奇偶校验的终端部分的时刻输出所述结束触发信号。
根据以上说明的本发明的实施例，取得了以下的效果。
(1)根据第一同步模式或开始数据和再现数据的在给定误差范围内的一致，检测了再现的BCA数据(识别数据)的开始。据此，即使记录在BCA中的数据中产生缺损，或噪声混入再现数据中时，也能正确识别BCA数据的缺损。
(2)在第三同步模式被重复的单位期间中，当判定为存储在寄存器132中的通道数据和ECC同步用比较模式131b在给定误差范围中具有2次以上的一致时，停止缓存。据此，即使记录在BCA中的数据中产生缺损，或噪声混入再现数据中时，在付与了第三同步模式(RSBCA13)的奇偶校验位数据的缓存后，能可靠地停止缓存。
须指出的是，如以下所述，可以变更所述实施例而实施。
当在译码装置输入了未进行对RZ调制的解调的数据时，各比较模式为对应于进行了RZ调制的数据的模式。
关于缓存的结束，并不局限于所述实施例中例示的手法。重要的是，如果根据ECC同步用比较模式131b和用缓冲电路120缓存的数据在给定误差范围内的一致，停止缓存，则即使记录在BCA中的数据中产生缺损，或噪声混入再现数据中时，也能可靠地停止缓存。
作为存储所述比较模式的存储器并不局限于所述ROM。
作为缓冲电路，即使不具有临时存储多位数据的功能，如果是能按照来自外部的指令，把输入的数据向SDRAM等输出的结构，就可以了。
(发明的效果)根据本申请，根据记录在盘介质的特定区域的数据中的第一同步模式、开始数据以及第二同步模式的至少两个再现数据与开始数据用比较模式一致，检测再现的BCA数据的开始。因此，即使记录在BCA中的数据中产生缺损，或噪声混入再现数据中时，也能正确判定BCA数据的开始。因此，能正确进行译码处理，能提高BCA数据的读出精度。
权利要求
1.一种译码装置，对从盘介质的特定记录区域读出，包含带第一同步模式的开始数据和接着该开始数据的带第二同步模式的信息数据的再现数据进行译码，其特征在于包括存储与所述第一同步模式、第二同步模式以及所述开始数据的基准模式对应的多个数据的存储器；把所述再现数据依次与存储在所述存储器中的多个数据比较，检测两个数据的一致的比较电路；所述比较电路的比较结果中，当所述再现数据与存储在所述存储器中的多个数据的至少两个数据一致时，指示译码的开始的判定电路；响应所述判定电路的开始指示，开始对所述再现数据的纠错处理的译码电路。
2.根据权利要求1所述的译码装置，其特征在于所述比较电路在所述再现数据与存储在所述存储器中的多个数据的一致判定时，允许一定的误差。
3.根据权利要求1或2所述的译码装置，其特征在于还具有连接在缓存器上，进行对所述缓存器的数据的输入输出的缓冲电路；所述缓冲电路响应所述判定电路的指示，把来自所述译码电路的输出向所述缓存器输出。
4.根据权利要求3所述的译码装置，其特征在于所述存储器还存储附加在接着所述信息数据纠错数据中的与第三同步模式的基准模式对应的数据；所述判定电路当所述比较电路的比较结果中，所述再现数据与对应于所述第三同步模式的数据一致时，输出停止指令；所述缓冲电路响应所述停止指令，停止对于所述缓存器的数据的输出。
5.根据权利要求4所述的译码装置，其特征在于所述比较电路用重复了所述第三同步模式的数据量单位进行所述再现数据与存储在所述存储器中的与所述第三同步模式的基准模式对应的数据比较；所述判定电路当从所述再现数据检测到多个与所述第三同步模式所对应的数据一致的数据时，输出所述停止命令。
全文摘要
本发明提供一种译码装置。该装置的寄存器(132)具有12字节的存储容量，依次取入并存储从光盘(1)的BCA区域读出的再现数据。ROM131存储与BCA数据用同步模式(SB
文档编号G11B20/14GK1459788SQ0313810
公开日2003年12月3日 申请日期2003年5月22日 优先权日2002年5月22日
发明者野吕聪 申请人:三洋电机株式会社