改进的用于信号处理的方法和电路装置的制作方法

专利名称：改进的用于信号处理的方法和电路装置的制作方法
技术领域：
本发明涉及改进的用于信号处理的方法和电路装置。本发明在低能耗显得很重要的应用中对模拟信号处理具有特定的用途。本文中的信号处理是指对代表信号的电压或电荷或电流进行相加、相减、积分、或微分。
处理模拟信号常常涉及到的问题是当线性运行的有源模拟电路(例如运算放大器)中的连续的电流消耗相当大时，如何能够达到低的能耗。
从现有的技术获知一些基本的方法，其中信号样本的处理可借助于仅仅转移电荷脉冲的开关晶体管而不是使用连续消耗电流的结构来处理信号而实现。在专利文件FI 89838(相应于EP 473,436和US5,387,874)、FI 931831(相应于EP 621,550和US 5,497,116)、和FI 101914中揭示了这样的方法。
专利文件FI 89838揭示了一种积分电路，其中用开关来控制把从信号电压上提取的电荷样本存储到采样电容中和把来自采样电容的电荷样本放电到积分电容器中。所揭示的电路基本上只在转移电荷时才消耗电流。然而，该装置具有缺点，它需要用于信号电压的正周期和负周期的分开的开关装置，以及用来控制开关的分开的时钟级，这样，使得电路复杂化。而且，用于处理信号的正周期和负周期的分开的电路元件的使用，可能导致由于门限电压和元件的变化而造成的信号失真。
上述的电路的缺点可通过使用在专利文件FI 931831中所揭示的装置而得以避免。为了有助于了解本发明的运行和它优于现有技术的优点，下面将参照

图1到5描述在所述各文件中揭示的电路装置的运行。
图1显示了用晶体管T1和T2实现的信号处理电路，在该电路中，最终结果是电压(US-URef)的离散时间的积分。晶体管T1和T2是N-型MOS晶体管，或N-MOS晶体管。图1所示的电路中的开关S21到S30由时钟信号1到4控制。时钟信号1到4在四个接连的阶段中控制着开关，以使得例如时钟信号1在时钟阶段1期间把由时钟信号1控制的开关设置成导通状态。下面使用字母S和角标来表示开关，其中下标是指正在运行的开关号码，以及上标是指开关导通的时钟阶段。例如，标记S211，3是指由时钟信号1和4控制的、在时钟阶段1和3期间导通的开关21。在其它时钟阶段2和4期间，该开关不导通。同样地，带有上标的电压的表示法是指在由上标表示的时钟阶段期间出现的电压，以及带有上标的电荷的表示法是指在由上标表示的时钟阶段期间出现的或转移的电荷。因此，U2Ci是指在时钟阶段2期间/结束时电容Ci上的电压U。时钟脉冲是所谓的非重叠的时钟脉冲，即在给定的阶段期间，只有预期在该阶段期间闭合的开关是导通的，而其它开关是开路的。
图2至5详细地描述了电路中时钟阶段1到4的运行，只显示了图1的电路中从所讨论的时钟阶段的运行的观点看来是重要的那些元件。信号和电压的符号(即，极性，例如正的或负的)是相对于地电位表示的。
图2显示了在时钟阶段1期间的运行。在时钟阶段1期间，开关S21，S22，S23，和S24被闭合，以使得电荷转移电容Ci(在这里也称为采样电容Ci)被充电到电压U2CiU1Ci＝U1S+URef+Uth1(1)其中Uth1是晶体管T1的栅极-源极电压的门限电压。当晶体管T1的增益很大时，转移到采样电容Ci的电荷基本上来自电路的电源电压VDD，而不是来自信号电压US。
在图3上，显示了在随后的时钟阶段期间的运行。在时钟阶段2期间，开关S26，S27和S28是导通(闭合)的，使得采样电容Ci把栅极-源极电压提供给晶体管T2，以便于来自正的工作电压VDD的电流流入积分电容C0。该电流继续流动直到采样电容Ci放电而下降到晶体管T2的栅-源结的门限电压Uth2为止，在该电压时电流停止。所以，电荷从采样电容Ci转移到积分电容C0，直到电容Ci上的电压下降到Uth2为止。这样，在时钟阶段2期间，电荷按照下式从电荷转移电容Ci转移到积分电容C0ΔQ2＝Ci(US+URef-Uth1-Uth2)(2)图4显示了在开关S21，S23，S24，和S25被闭合时在时钟阶段3期间电路的运行。采样电容Ci通过晶体管T1被连接到参考电压URef，以使得电容Ci被充电到电压U3Ci＝URef-Uth1(3)图5显示了在开关S26，S29，和S30被闭合时在最后的时钟阶段4期间电路的运行。采样电容Ci提供栅-源电压给晶体管T2，以便于电流通过采样电容Ci从积分电容C0流到较低的工作电压VSS。电流继续流动，直到采样电容Ci放电而下降到晶体管T2的栅-源结的门限电压Uth2为止。被转移到积分电容C0的负的电荷则为ΔQ4＝-Ci(URef-Uth1-Uth2)(4)当晶体管的增益很大时(正如它是在良好的双极型晶体管中那样)或接近无穷大时(正如它是在场效应晶体管(例如，MOS晶体管)中那样)，在电荷转移阶段被转移的电荷也是来自电源电压(VDD，VSS)，并基本上具有所需要的那种精确的幅度，以便从采样电容Ci转移想要的电荷到积分电容C0。在所有的时钟阶段1到4期间，被转移到在积分电容C0处的电路输出端的电荷总共是式(2)和(4)的总和，即，ΔQtot＝Ci(US+URef-Uref)＝CiUS(5)因此，在时钟各阶段的一个周期Tr，即在时钟阶段1到4期间，积分电容C0的电压按照式(6)改变数值ΔUCo=CiCo(Us+URef-URef)=CiCoUs---(6)]]>这样，图1上所示的电路成为时间离散的、正信号电压积分电路，其时间积分加权系数是Ci/C0。积分的符号可通过交换执行上述的时钟阶段2和4的次序以使得按照时钟阶段4的运行在阶段1以后实行及按照时钟阶段2的运行在阶段3以后实行，而被改变为负的。因此，上述的式(2)和(4)的符号、以及从而式(5)和(6)的符号也被反号(正变成负，和负变成正)。这个基本电路可以按照所使用的晶体管的类型(NPN，PNP，N-MOS，或P-MOS)和按照电路是使用一个晶体管而不是两个晶体管(以上的T1和T2)而变化。
在上述的现有技术的装置中，在电荷转移以后电路基本上是无电流的，以及对电路元件的门限电压和非线性的依赖性最小。然而，当实现这样的使用CMOS晶体管的电路时，该电路有三个重大的缺点。首先，某些开关晶体管随着所处理的电压漂移，它在实际中由于所谓的反向栅现象而导致门限电压改变。这显示为电路运行时的非线性，这样在样本的采样和传送期间，晶体管可能具有不同的门限电压，另一方面，门限电压可以对于不同幅度的信号具有不同的门限。典型地，晶体管将在大约1伏的范围内漂移，由此门限电压可在几毫伏的范围内变化。所以，关于该方法的实施，减小晶体管中电位的变化将是有利的。
第二，在现有技术装置的电路中，使晶体管不存在电流的方式是栅极电压降低到门限值。这是慢慢地发生的，因为晶体管栅极电压VGS通过电容Ci的充电而改变，以及所述充电只有通过沟道电阻才发生，同时该电阻将增长，接近于无穷大。所以，电路可能很慢以及增长的沟道电阻也造成噪声。
与上述的现有技术装置有关的第三个缺点是两个以上的(例如四个)不同的时钟信号级的实施使得电路复杂化。特别是在硅片集成的装置中，四个时钟信号级的走线需要的面积比两个时钟信号级的走线大得多，即使开关数目不是很大时。因此，宁愿希望使所需要的时钟信号级的数目最小化。
上述的缺点可通过使用在专利文件FI 101914中所揭示的装置而部分地避免。下面借助于图6到8描述在所述文件中揭示的电路装置的运行。
图6所示的电路装置的运行包括两个时钟级，它们用来控制电路中的开关S61到S64。时钟信号1和2控制在两个接连的级中的开关，以使得在时钟阶段1期间，时钟信号1把由时钟信号1控制的开关(S61、S63)设置为导通状态。同样地，在时钟阶段2期间，时钟信号2把由时钟信号2控制的开关(S62、S64)设置为导通状态。为了说明电路装置的运行，图7和8分开地显示与这两个时钟阶段期间的运行有关的元件。代表开关和电压的符号的上标是表示电路装置的时钟级的数字，正如在图1到5的说明中那样。
下面使用其门限电压是VT的p-沟道场效应晶体管T作为例子来描述按照图6的电路装置。门限电压VT的幅度典型地是-0.5V的量级。描述与电路工作有关的p-沟道FET的作用的电流方程为如下
ID=12k(VGS-VT)2---(7)]]>ID＝kVDS(VGS-VT) (8)在电路中使用的恒流元件IC产生几乎恒定的电流IC。然而，首先解释没有恒流元件IC时的电路的工作。在时钟阶段1期间(图7)，晶体管T的栅极通过开关S611被连接到信号电压US，以及电容Ci的第一电极23通过开关S631被连接到恒定电位Vr。电荷转移电容Ci的第二电极24以固定的方式被连接到晶体管T的源极S。这样，电容Ci被充电到电压UCi1＝US-VT(9)首先令US≤0，以使得电荷转移电容的电压Uci的绝对值大于晶体管的门限电压VT。
在时钟阶段2期间(图8)，积分电容C0通过开关S622与电荷转移电容Ci串联，同时电荷转移电容Ci的电压UCi通过开关S642被连接在晶体管T的源极S与栅极G之间。电路从电源VDD转移电荷，直到Ci的电压下降到以下值为止UCi2＝UT(10)所转移的电荷相应于电荷转移电容Ci的电压变化，其幅度是ΔQ＝US·Ci (11)如果US＞0，则电路将不是如以上所述地工作，因为电荷转移电容的电压UCi在这两个时钟阶段期间将小于晶体管T的门限电压VT，在这任一个时钟阶段期间都将没有电流流动。所以，电路中需要恒流元件。下面假定恒流元件的电流IC是这样，它使得该电路在每个时钟阶段期间有时间来达到平衡。当晶体管T的电流值减小或增加到数值IC，流到电荷转移电容Ci的电流就停止，以及从方程(7)和(8)，我们可得到相应于截止的电压VGS1=VT-IckVDS---(VT<0)---(12)]]>
假定晶体管工作在线性区或三极管区。如果晶体管工作在饱和区或五极管区，则截止电压将仍旧是VT。实际上，按照方程(12)的非线性是由于VDS变化到可以与信号电压比较的程度而造成的。由于晶体管特定的系数k的数值很大，所以由非线性项造成的失真在1V的信号电压时只是几毫伏，所以下面我们可假定电流截止电压是VT。假定在这里指出，图6到8上的晶体管是PMOS-型晶体管。对于这样的晶体管，VT＜0，以及当VGS＜VT时，晶体管导通。
在时钟阶段1期间，电路是如图7所示，这样电荷转移电容被充电到电压，UCi1＝US-VT(13)如果在时钟阶段以前，UCi＞US-VT，则恒流元件使电容Ci放电，直到UCi达到方程(13)的数值，以及在该时间期间流过晶体管T的电流小于IC。在时钟阶段期间，流过晶体管T的电流达到IC，以及流到恒流元件IC。当晶体管T的电流稳定到IC时，流到电容Ci的电流是零。
如果在时钟阶段以前，UCi＜US-VT，则晶体管T的电流上升，超过IC，直到电荷转移电容的电压UCi达到按照方程(7)的数值为止。此后，电流达到IC，它都流到恒流元件。
在时钟阶段2期间(图8)，积分电容C0与电荷转移电容Ci串联，电荷转移电容的电压UCi(其幅度是根据方程(7)而定)作为对于晶体管T的控制电压被连接在晶体管的栅极G与源极S之间。如果电压UCi＝US-VT＜VT，则从晶体管T流出大于IC值的电流到恒流元件IC和电容Ci去，直到电压UCi稳定到数值VT，以及晶体管T的电流稳定IC。如果电压UCi＝US-VT＞VT，则电流元件时电荷转移电容Ci放电，直到其电压UCi达到数值VT。在该时间期间，晶体管T的电流瞬间地小于IC，在这种情况下，当电荷从电容Ci的转移或电荷向电容Ci的转移停止时，它稳定下来。通过电荷转移电容Ci而转移的电荷被转移到积分电容C0。这个转移的电荷的幅度是ΔQ＝US·Ci(14)同方程(11)一样，它是指所描述的电路单元可用作为积分器。
按照图6到8的上述的电路装置涉及一些问题在滤波器装置中，问题是对于寄生电容的布局的灵敏度。在模拟-数字变换器应用中，由自切换的电荷转移(SSCT)积分器的损失和由信号失真会造成问题。下面将借助于图9和10说明这些损失和信号失真如何发生的。
图9显示在第一时钟阶段时相应于图7电路的电路，这样该图也显示在开关和电容器的上板之间的寄生电容Cp，该寄生电容造成积分器的损失。在图10上，显示在第二阶段的电路。
在时钟阶段1，图9，电容Cp被充电到参考电压Vref。在时钟阶段2，图10，寄生电容Cp与积分电容C0并联，使得信号电荷被重新分布。由这种现象造成的损失在数学上被表示为Vo(n+1)=CiCo+CpVo(n)-CiCo+CpVi(n+1)---(15)]]>Cp=1H0Co,]]>当Ci＝C0时 (16)寄生电容Cp的最小化受开关允许的最大接通电阻限制，因为开关晶体管的寄生电容只能通过采用较小的W/L(宽度/长度)比值而被减小，而减小W/L比值就增加了沟道电阻。典型地，积分器的直流增益H0是10到20的量级。
在已知的SSCT布局中，工作的晶体管的栅极电位在电路的不同时钟阶段被改变。所以，基于由寄生电容造成的信号失真，限制了晶体管尺寸的增加。然而，晶体管的长度必须足够，以便于减小由于沟道长度调制造成的失真。这些相反的设计参量决定了布局的最小失真。
本发明的目的是提供这样一种装置，通过它可以避免上面提到的与现有技术有关的问题。
本发明的概念是提供这样一种积分器布局，其中电荷转移元件优选地是源极跟随器型晶体管，其中的一个输入端基本上与输入信号无关，以及电路布局的重要信号路径单元以固定方式被耦合。按照本发明的电路装置被这样优选地实现，以使得它包括用于采样和电荷转移的分开的晶体管。因此，有可能以固定的方式将输入信号连接到采样晶体管的输入端，以及电荷转移晶体管的输入端可以以固定的方式被连接到恒定电压。另外，电荷转移电容的一个电极和积分电容的一个电极优选地通过把它们连接到恒定电位而被做成与输入信号无关。按照本发明的电路装置在本发明的详细说明中被更具体地描绘。
按照本发明的新的电路布局的直流增益比起现有布局大10倍，不像已知的布局，电路不是由互相矛盾的确定尺度的原则来确定失真最小值。而且，新的布局使能实现双倍工作频率。电源抑制率比原来更好，以及接连的积分器的交互作用比原来更小。这些改变使得例如在∑-Δ调制器中和在滤波器中该布局有用得多。
而且，电路布局的功耗可借助于动态晶体管偏置而被减小。为了增加SSCT单元的速度，有利地是应这样地来给工作的电荷转移晶体管加偏置，以使得在信号的正的周期期间的采样速率主要根据工作的晶体管的跨导来确定。在负的信号周期期间，信号稳定时间由晶体管偏置电流确定。为了减小静态功耗，有利地是基于输入信号电位来动态地调整偏置电流。该调整可以这样进行，以使得在时钟阶段结束时，偏置电流是恒定的，从而有关工作晶体管的栅-源电压的不变性的基本假定是正确的。如果采样速率比起信号速率高的话，偏置电流可通过使用在先前的时钟阶段期间取得的样本来调整。在这种情况下，偏置电流可正比于先前的样本而直接地被调整。如果输入信号在样本之间有显著的改变，则有可能使用基于当前样本的极性的偏置控制。动态偏置可给出约70％的功耗节省。如果布局中的电阻是使用补偿处理变化的电路来实施的话，则节省可以更大。
一种按照本发明的用于处理信号的方法，该方法包括以下步骤，把电荷转移电容切换成与输入信号的功能性连接，在电荷转移电容处在与该输入信号的功能性连接的时间期间，电荷转移电容的电荷被改变了一个正比于所处理的信号的瞬时值的电荷量，把电荷转移电容切换成与积分电容的功能性连接，在电荷转移电容处在与积分电容的功能性连接的时间期间，电荷在电荷转移电容与积分电容之间转移，以及所述电荷转移电容的电荷是借助于由被连接到电荷转移电容的有源元件产生的电流而改变的，所述电流取决于所述电荷转移电容的电压，
其特征在于，在所述第一和第二阶段期间，所述有源元件的一个输入端被设定为基本上与输入信号无关的电位。
一种按照本发明的用于从输入信号提取样本的方法，其中输入信号控制由采样晶体管馈送到采样电容的电流，该方法的特征在于，所述采样晶体管的偏置在时钟阶段的开始时根据输入信号的数值或极性而被控制。
一种按照本发明的用于处理信号的电路装置，包括，电荷转移电容，至少一个有源元件，第一开关元件，用于把电荷转移电容切换成与输入信号的功能性连接，以便于把所述电荷转移电容的电荷改变一个正比于信号的瞬时值的电荷量，积分电容，第二开关元件，用于把电荷转移电容切换成与积分电容的功能性连接，以便于在电荷转移电容与积分电容之间转移电荷，至少一个有源元件，用于根据所述电荷转移电容的电压而改变电荷转移电容的电荷，其特征在于，所述有源元件的一个输入端基本上与输入信号无关，按照本发明的用于从输入信号提取样本的装置，该装置包括采样电容和用于把正比于输入信号的电荷样本转移到采样电容的采样晶体管，该装置的特征在于，包括用于在时钟阶段开始时根据输入信号的数值或极性来控制采样晶体管的偏置的装置。
在附属的权利要求中揭示了本发明的优选实施例。
下面参照附图更详细地描述本发明，其中图1以整体形式显示按照现有技术的积分电路，图2显示在时钟阶段1和2期间与图1的电路的工作有关的已减少的主要部件，图3显示在时钟阶段3期间与图1的电路的工作有关的已减少的主要部件，图4显示在时钟阶段4和5期间与图1的电路的工作有关的已减少的主要部件，图5显示在时钟阶段6期间与图1的电路的工作有关的已减少的主要部件，图6显示按照本发明的带有两个时钟级的电路装置，图7显示在时钟阶段1期间与图6的电路的工作有关的主要部件，图8显示在时钟阶段2期间与图6的电路的工作有关的主要部件，图9显示在第一时钟阶段期间在图6的电路装置中寄生电容的耦合，图10显示在第二时钟阶段期间在图6的电路装置中寄生电容的耦合，图11以流程图的形式显示按照本发明的用于处理信号的方法，图12以其基本形式显示按照本发明的布局，图13显示按照本发明的积分器，该积分器用于积分两个输入信号的差值，图14显示按照本发明的电路装置，其中通过根据输入信号的电位而调整偏置电流来减小功耗，图15显示在第二时钟阶段期间图14的电路，图16显示在图14和15的电路中的信号，图17显示按照本发明的平衡电路结构，图18a显示用于借助于两个晶体管来产生一个等效于PMOS晶体管的有源元件的电路装置，以及图18b显示用于借助于两个晶体管来产生一个等效于NMOS晶体管的有源元件的电路装置。
图11是按照本发明的用于处理信号的方法的简化流程图。首先，在步骤111，电荷转移电容(Ci)被切换成与信号(Us)的功能性连接。然后，在步骤112，在电荷转移电容(Ci)与信号(Us)处在功能性连接的时间期间，电荷转移电容(Ci)的电荷被改变一个正比于被处理的信号的瞬时值(Us)的电荷量。
在步骤113，电荷转移电容(Ci)被切换成与积分电容(C0)的功能性连接，以及在步骤114，在电荷转移电容(Ci)处在与积分电容(C0)的功能性连接的时间期间，电荷在电荷转移电容(Ci)与所述积分电容(C0)之间转移电荷。在步骤115，所述电荷转移是通过借助于由连接到电荷转移电容的有源元件(Mts)产生的电流改变所述电荷转移电容(Ci)的电荷而实现的，该电流取决于所述电荷转移电容的电压(UCi)。步骤114和115有利地是同时进行的。
在上述的步骤期间，所述有源元件T的一个输入端被保持在一个基本上与输入信号无关的电位上，116。这可以有利地是恒定电位，也可以取几个与输入信号无关的数值。在上述的步骤期间，积分电容(C0)的一个输入端也被保持在一个基本上与输入信号无关的电位上。这也优选地是恒定电位，并且可以是与有源元件的输入端所连接的相同的恒定电位。另外，在上述的步骤期间，电荷转移电容(Ci)的一个极板有利地被保持在一个基本上与输入信号无关的电位上，以及它优选地是恒定电位。
图12显示按照本发明的布局。在这个布局中，电荷样本的采样和转移是通过使用以固定的方式连接的两个晶体管而实现的；即，把样本设置到电荷转移电容Ci1和Ci2的晶体管Mss和把样本转移到积分电容C0的晶体管Mts。
积分电容C0以固定方式被连接到恒流偏置的源极跟随器Mts的漏极。应当指出，有源元件Mss和Mts，不是由一个晶体管而是通过由两个或两个以上的晶体管组成的电路来实现。还应当指出，布局可包括几个信号分支。
采样晶体管Mss的输入端122以固定方式被连接到输入信号US。采样晶体管在两个时钟阶段期间采样输入信号。在第一时钟阶段期间，输入信号通过开关S1被采样到电容Ci1，以及在第二时钟阶段期间，输入信号通过开关S2被采样到电容Ci2。使用两个电容而非一个电容可使布局的最大时钟频率加倍。在时钟阶段结束时在采样电容上的电压(124、125)等于输入电压减去Vteq。Vteq是相应于晶体管Mss的偏置电流Iss的Vgs电压。
同样地，采样-转移晶体管Mts的源极126在相反的时钟阶段期间通过开关S3和S4被交替地连接到电荷转移电容Ci1和Ci2。在电容、恒流发生器、和晶体管之间转移的电荷的幅度可按照在现有技术的说明中给出的方程1到14来被确定，这样这里不再讨论它们。
电流发生器优选地通过使用电流镜来实现。电流镜可以通过使用本身是已知的几种当前的电流镜布局中的任一种布局来实现。偏置电流的变化随着偏置电流镜上的电压而变化，晶体管Mss上的电压的变化(沟道长度调制)导致晶体管Mss的电压Vgs的变化。这造成信号失真。该失真可通过增加电流发生器输出阻抗和增加采样晶体管Mss中的沟道长度而被最小化。由于采样晶体管的栅极122以固定方式被连接到输入电压Us，这可以被完成而不增加信号失真。所以，不像先前的SSCT应用，该布局不包括用以确定最小失真的两个互相矛盾的确定尺度原理，这样失真可以被做成显著地小于现有技术装置中的失真。
信号是借助于由两个恒定电流I01和I02偏置的晶体管Mss而被转移到积分电容C0的。当采样电容Ci1或Ci2通过开关S4或S3被切换到晶体管Mts的源极时，晶体管电压Vgs偏离平衡状态的值等于输入电压Us。这使得到晶体管的电流以这样的方式改变，以使得源极电位在时钟阶段结束时返回到平衡状态。然后电荷将被转移到积分电容C0。由于源极电位在时钟阶段结束时返回到恒定值，所以由被耦合到节点的寄生电容造成的失真是很小的。由沟道长度调制造成的失真可通过增加晶体管Mts中的沟道长度而被最小化。偏置电流发生器I02的输出阻抗应当是相对较高的，以免源极电位的变化影响偏置电流。这可通过使用级联的电流镜结构来达到。同样地，必须考虑输出电压改变对较高的偏置电流的影响。
按照本发明的布局比起现有技术的装置有相当的优点。首先，比起先前的SSCT装置，积分器布局给出相对较高的直流增益。虽然由先前的SSCT布局产生的实际的直流增益是10到20的量级。但按照本发明的布局很容易达到超过200的直流增益值。
按照本发明的装置，如前所述，也达到较小的信号失真，因为在新的积分器布局中，实现信号转移的晶体管Mss和Mts以固定方式被连接，它使得增加晶体管沟道长度成为可能。信号路径由具有高输出阻抗的电流发生器来实现与电源电压隔离。这增加了布局的电源抑制率PSRR。虽然在现有技术电路中测量的和仿真的电源抑制率PSRR是40dB左右，但由本申请人通过使用新的布局实施的仿真中的PSRR是65dR。
在新的电路中，采样和电荷转移是在两个时钟阶段进行的，它给予该布局的工作频率是已知SSCT装置的频率的两倍。该布局可通过一个采样电容来实现，这样，消除了由采样电容的不同的电容量引起的问题，以及易于进行简单的和快捷的电路设计。然而，最大可达到的工作频率只是用两个采样电容可达到的工作频率的一半。
而且，当使用按照本发明的布局时，接连的积分器的交互作用是更小的。上述的改进基本上是通过去除在电路的不同时钟级的信号路径节点处的电位的变化而达到的。因为布局中输入和输出节点以固定方式被连接，在较后级的采样晶体管的栅极电容可被看作为前面的积分器的积分电容的一部分。所以，布局的损耗因数也显著小于现有技术布局中的损耗因数。
图13显示按照本发明的的积分器布局的一种型式，它包括两个输入端。通过组合两个积分器和用按照图13的电流镜代替积分器的偏置电流，产生了一个能积分两个信号的差值的积分器。它使用由晶体管Mvp1、Mvp2、和Mvp3组成的电流镜。利用电流镜有可能压缩电源电压中的扰动信号，因为电流镜把扰动信号对其它信号分支的影响倒相。这样，有可能达到良好的PSRR值。在图13的积分器中，倒相输入被看作为单个电容装置，这样，电路的左手侧部分比起右手侧部分以两倍的时钟频率运行。所讨论的布局例如可在∑-Δ调制器中找到应用。双倍采样∑-Δ调制器的缺点是万一布局中的反馈电容不等时，噪声-成形特性的急剧恶化。解决这个问题的最容易的方式是在反馈支路中只使用一个采样电容。
图13的电路中所使用的电路元件相应于图12中所显示的那些。实际上，电流镜的电流反射比不同于1，这将造成信号失真。通过增加电流镜的宽度和长度，有可能减小随机起伏的影响，并把失真限制到一定的水平以下。然而，它的缺点是，它需要更多的硅片面积。在调制器装置中，反射的电荷信号只取两个离散的数值(参见反馈信号)。这样，失真问题变成为偏差问题。在电流镜的各时钟阶段之间的电流改变的影响可通过使用两个偏置电流Ivpb1和Ivpb2而被最小化。这些电流可以是例如1-微安的电流。在这种情况下，电流镜的晶体管将连续地饱和。
积分器电流Its和Iss以及晶体管沟道W/L比值确定积分器中工作的晶体管的平衡状态源极电位。如果源极电位不相等，则积分器将具有基于时钟频率的偏移电压。偏移电压可通过选择对于电流Its，Iss，Ivpb1和Ivpb2以及沟道W/L比值的适当的数值而被去除。
按照图13的积分器布局在滤波器结构和∑-Δ调制器找到特定的应用。该调制器利用自然的强反馈耦合，它使得该布局中的直流偏置不成问题。积分器特性是通过利用积分器布局在移动台的发射机中设计用于音频AD变换器的调制器而进行测试的。变换器的分辨率是13比特，以及采样速率是16kHz。按照仿真，积分器可被用来实现一个满足指标的电流消耗30到50μA的调制器。当前使用的SC装置的电流消耗是200到300μA。此外，基于新的布局的电路实施所需要的硅片面积多半小于先前的SC实施中的硅片面积。
图14和15显示按照本发明的电路装置，其中偏置电流是根据输入信号电位而被调整，以便减小功率消耗。正比于采样信号的偏置电流调制可通过使用工作在交替的阶段的两个电容而被实施。在第一时钟阶段，偏置电容Cbias按照图14以这样的方式被连接，以使得在时钟阶段结束时电容上的电压直接正比于输入电压。在第二时钟阶段，电容被如此连接，以便这样地控制用作为电流发生器的级联的电流镜的输出电流使得对于正的输入电压时，电流镜的输出电流小于恒定值，以及对于负的输入电压时，电流镜的输出电流大于恒定值。这可通过如图15那样把偏置电容与偏置电阻Rbias并联而实现。电阻和电容必须是这样，以使得在时钟阶段结束时在电容上的电压以足够的精度达到零，从而电流镜的电流是与假定的恒定值相一致。电流的偏差显示为工作的晶体管的栅极-源极电压的变化。栅极-源极电压的这个变化可通过把晶体管的跨导做得很高而被减小。电流发生器布局也可以是某种其它的带有足够高的输出阻抗的布局。
下面更详细地描述图14的用于实施正比于以前的样本的偏置电流调制的电路装置。图上显示了特定级的等效电路，所以没有显示开关元件。图14的左手侧部分显示SSCT单元的通常的采样部分，其偏置电流发生器以部件级别被画出。在右面，显示了积分电路，其中偏置电流发生器以符号形式被画出。晶体管Msignal是用作为源极跟随器的工作的晶体管，以及由晶体管Mmirror1，Mmirror2，和Mcascade组成的级联的电流镜来进行偏置。两个电容，Csignal以及电容Cbias1和Cbias2之一被连接到采样级中的晶体管M的源极。信号电容Csignal是实际进行信号转移的电容。Cbias电容的用途是调制电流镜的输出电流。下面假定输入信号是负值(Vrer+Vin＜Vref)。在阶段1的结束时，在电容Cbias2上有一个电压Vin，以使得标记为p的极板具有较低的电位。在第二时钟阶段，图15，电容Cbias2的极板p被连接到一个二极管连接的晶体管的栅极。然后，镜像晶体管的栅极电位瞬间地高于基本水平，以及偏置电流大于基本水平。在该阶段期间，CCbias2通过电阻Rbias放电。电容Cbias1以与Cbias2相同的方式但是在相反的时钟阶段起作用。对于正的输入电压时，动态偏置降低电流发生器的电流，这样使得有可能减小晶体管Msignal的尺寸。
在偏置电流的取决于极性的调制中，偏置电容被充电到恒定的电位，连接的极性是根据从输入信号得到的控制信号而确定的。控制信号可以借助于例如比较器而从输入信号产生。控制信号以这样的方式控制偏置电容的连接，以使得对于负的输入信号时瞬时偏置电流大于基本水平，以及相反地，对于正的输入信号时偏置电流小于基本水平。偏置电流的取决于极性的调制可被使用于例如在∑-Δ调制器中的反馈采样，由此，控制信号是能直接得到的(调制器输出信号)，或在采样随后的信号时得到的。
图16显示图14和15的电路装置的某些信号作为时间的函数。最顶部的曲线代表时钟信号。中间的曲线代表对于正的输入信号时电阻Rbias上的电压。信号形状表明RC时间常数是这样的，以使得电阻上的电压在时钟阶段结束以前降到零。图上的第一峰值的小尺寸是由错误的采样造成的。其理由是在第一时钟阶段期间动态偏置还不起作用，所以，信号的稳定是不完全的。换句话说，偏置电容上的电压不是正比于信号，而是按照由仿真器计算的直流工作点。
在图16上，底下的曲线显示对于负的和正的输入信号时的偏置电流。虚线代表对于负的输入信号时的偏置电流，以及实线代表对于正的输入信号时的偏置电流。该图显示特别是对于负的输入信号时动态偏置的影响。在时钟阶段开始时，瞬时电荷电流大到1.4mA，但由于缺少电荷电流峰值，图上所示的曲线的样本和最大值不一致。
图17显示按照本发明的平衡结构，借助于这种结构，有可能改进电源抑制率PSRR。然而，平衡有缺点，因为信号电荷被加倍，所以功耗也加倍。在积分部件中公共模式反馈的实施使电路的功耗增加到某种程度。功耗的增加可通过使用地电位作为平衡信号而被减小。
平衡的SSCT电路包括与非平衡的SSCT电路相同的结构部件，因此这里不作更详细的描述。在平衡的布局中，采样是由带有被连接在它们的源极之间的信号电容的两个源极跟随器实现的。采样也可如上所述地被动态地偏置(自举电容未示出)。因此，积分部件完全包括两个被并联的电流偏置的源极跟随器。积分部件中的公共模式反馈可通过例如调制积分部件中的工作的晶体管的栅极电压而被实现。栅极电压可以取两个交替数值然而它们基本上是与输入信号无关的。
图18a和18b显示用于借助于两个晶体管产生有源元件的装置。图上指定的节点相应于等效的单个-MOS晶体管的连接点。图18a上的电路相应于在p基片上的MOS晶体管。电路包括PMOS-型晶体管181和NPN-型晶体管182。图18b上的电路相应于n基片上的MOS晶体管，见图12到15和17。电路包括PNP-型晶体管185和NMOS-型晶体管186。用两个晶体管实施的有源元件比起用一个晶体管实施的元件给出大得多的增益。然而，用两个晶体管实施的有源元件需要稍微更高的最小供电电压。
在上述的电路中，开关元件可由本领域技术人员熟知的适当的装置和电路装置控制。这样，为了简明起见，这些控制元件不被包括在图上，以及在这里不作更详细的描述。开关元件也可用本领域技术人员熟知的装置来实现，例如包括半导体开关的装置。恒流元件可通过使用晶体管以已知的方式来实现。作为使用MOS晶体管的替代，在按照本发明的电路装置中的有源元件可包括例如其它类型的晶体管或MOS/BJT晶体管的级联。电路的电源电压自然地被选择为使得对于信号电压和所使用的部件是适合的。如果第一电源电压VDD相对于恒定电位Vr是正的，则第二电源电压VSS有利地是相对于恒定电位Vr为负的。
按照本发明的方法和信号处理电路在滤波器上(特别是在用积分器实施的滤波器上)找到了应用，该积分器可借助于本发明作为集成电路或作为集成电路的部件被实现。此外，本发明有利地可应用于∑-Δ变换器。按照本发明的信号处理电路可在硅片上做得很小，它消耗很小的功率以及其噪声很低。例如，∑-Δ变换器的电流消耗可借助于按照本发明的装置而被减小，从通常的约5mA降到约300μA。该装置因而特别适合于无线电话，例如无线接收机，在其中，基于该装置的滤波器可被使用于接收机的IF和检测器电路。当在无线电话中使用本发明时，用于开关的控制信号可借助于时钟信号发生器从无线电话的本地振荡器频率产生。无线电话中用于开关的这样的控制信号的产生对于本领域技术人员是熟知的，在这里不作更详细的描述。
以上描述了按照本发明的方法的某些实施例。按照本发明的原理，例如关于实施细节和应用领域，自然可在由附属的权利要求所规定的本发明的范围内被修正。
所以，虽然上面描述了按照本发明的装置是实现于集成电路，但本发明决不被限制于集成电路的实施，该电路装置也可被用来实现其它的信号处理功能。正如专利文件FI 93684那样，电荷转移电路可以容易地被改变成放大器、微分器、比较器等，并且可被用作为在滤波器、变换器、振荡器和电子领域中所使用的其它结构整体中的基本部件。
权利要求
1.用于从输入信号提取样本的方法，其中输入信号控制由采样晶体管馈送到采样电容的电流，该方法的特征在于，所述采样晶体管的偏置在时钟阶段的开始时根据输入信号的数值和/或极性而被控制。
2.权利要求1的方法，其特征在于，所述样本还被转移到SSCT电路中的积分电容。
3.用于从输入信号提取样本的装置，包括采样电容和采样晶体管，用于把正比于输入信号的电荷样本转移到采样电容，其特征在于，该装置包括用于根据输入信号值控制采样晶体管的偏置的装置。
4.权利要求3的装置，其特征在于，所述用于根据输入信号值控制采样晶体管的偏置的装置包括用于控制电流镜的输出电流的装置。
5.权利要求4的装置，其特征在于，它还包括与偏置电阻并联的偏置电容。
全文摘要
本发明涉及改进的用于信号处理的方法和电路装置。本发明有利地在低能量消耗显得很重要的应用中被使用来处理模拟信号。本发明的概念是实现一种其中有源的电荷转移元件是优选的源极跟随器型晶体管的积分器布局。按照本发明的电路装置优选地被实现为包括用于采样和电荷转移的分开的晶体管。因此，有可能使输入信号以固定方式连接到采样晶体管的一个输入端。通过使用按照本发明的信号处理电路，有可能避免由寄生电容造成的电路的非理想性。
文档编号G11C27/02GK1680964SQ20051006573
公开日2005年10月12日 申请日期1999年12月22日 优先权日1998年12月22日
发明者H·拉帕科 申请人:诺基亚流动电话有限公司