专利名称：移位寄存器及其显示装置的制作方法
技术领域：
本发明涉及特别适用于在显示装置的驱动回路处使用的移位寄存器，以及使用这种移位寄存器的显示装置。
背景技术：
在诸如图象显示装置等等的显示装置处，均设置有为了能够通过若干个象素生成出图象而对上述各象素实施驱动用的数据信号线驱动回路和扫描信号线驱动回路。上述数据信号线驱动回路和扫描信号线驱动回路，通常为了能够形成在对输入的成象信号实施取样时使用的计时时钟信号，或是为了生成施加至各扫描信号线的扫描信号，而广泛使用着移位寄存器。
在此之前，本申请人曾就具有如图9所示的回路构成形式的移位寄存器，提出过专利申请(请参见专利文献1)。
正如图9所示，上述移位寄存器101在每段处均配置有置位复位型触发回路(在图中以SR-FF表示)102和模拟开关组件103。而且，可以将启动脉冲信号SSP，和相位彼此不同的两个计时时钟信号SCK、SCKB，输入至移位寄存器101处。
上述置位复位型触发回路(下面也称为触发回路)102可以在输入至S端子处的置位信号为有效信号时实施置位，使由Q端子处输出的输出信号Q(Q1、Q2、……)呈高电位状态(高电位)。而且，即使置位信号不再是有效信号，也可以持续保持其输出状态，并且在输入至R端子处的复位信号为有效信号时实施复位，使由Q端子处输出的输出信号Q呈低电位状态(低电位)，即使复位信号不再是有效信号，也可以在下一置位信号为有效信号之前，持续保持在这种状态下。
可以将作为置位信号的启动脉冲信号SSP，输入至在各个触发回路102中位于图中左端处的初段触发回路102-1处。将由与位于前一段处的触发回路102相对应的模拟开关组件103给出的输出信号X(X1、X2、……)，作为置位信号分别输入至位于第二段之后的触发回路102处。而且，还可以将分别与位于一段之后的触发回路102相对应的模拟开关组件103给出的输出信号X(X2、X3、……)，作为复位信号输入至各触发回路102处。
各个模拟开关组件103在相对应的触发回路102对输出信号Q(Q1、Q2、……)实施输出期间，处于导通状态，将计时时钟信号SCK或SCKB作为输出信号X(X1、X2、……)实施输出，并将其作为移位寄存器的输出信号实施输出。如果更具体的讲就是，与奇数段用触发回路102相对应的模拟开关组件103，对计时时钟信号SCK实施输出，而与偶数段用触发回路102相对应的模拟开关组件103，对计时时钟信号SCKB实施输出。
设置在各个模拟开关组件103处的变换回路104，可以将相反的控制信号，供给至构成模拟开关组件103用的、并列设置着的PMOS型晶体管和NMOS型晶体管的各栅极处。
而且，作为这种输出信号X的计时时钟信号SCK或计时时钟信号SCKB，可以如上所述，作为置位信号分别输入至位于后段(位于一段之后的段)处的触发回路102处，还可以作为复位信号分别输入至位于前段(位于一段之前的段)处的触发回路102处。
采用这种构成形式，当将启动脉冲信号SSP作为置位信号输入至位于初段处的触发回路102-1处，对位于初段处的触发回路102-1处实施置位时，输出信号Q1处于高电位状态。
当由位于初段处的触发回路102-1给出的输出信号Q1处于高电位状态时，与该位于初段处的触发回路102-1相对应的模拟开关组件103-1将处于导通状态，从而可以通过模拟开关组件103-1对作为输出信号X1的计时时钟信号SCK实施输出，并且将其作为移位寄存器101的初段输出信号实施输出。
作为该计时时钟信号SCK的输出信号X1，还作为置位信号输入至位于第二段处的触发回路102-2处，所以可以对位于第二段处的触发回路102-2实施置位，并且与上述场合相类似，使输出信号Q2处于高电位状态。当由位于第二段处的触发回路102-2给出的输出信号Q2处于高电位状态时，与该位于第二段处的触发回路102-2相对应的模拟开关组件103-2将处于导通状态，所以可以通过模拟开关组件103-2对作为输出信号X2的计时时钟信号SCKB实施输出，并且将其作为该移位寄存器101的第二段输出信号实施输出。
而且，作为该计时时钟信号SCKB的输出信号X2，还与上述场合相类似，作为置位信号输入至位于第三段处的触发回路102-3处，所以可以对位于第二段处的触发回路102-3实施置位，使输出信号Q3处于高电位状态。作为该计时时钟信号SCKB的输出信号X2，还作为复位信号输入至位于一段之前的段处、即位于初段处的触发回路102-1处。采用这种方式，可以对位于初段处的触发回路102-1实施复位，使其输出信号Q1处于低电位状态，使与该位于初段处的触发回路102-1相对应的模拟开关组件103-1处于阻断状态。
当这种触发回路102实施置位复位动作时，可以如上所述，使模拟开关组件103的各段依次进行开闭动作，所以上述移位寄存器101将对与计时时钟信号SCK、SCKB具有相同幅度的、彼此不重合的输出信号X(X1、X2、……)实施输出。
而且，在专利文献2中，还公开了一种可以可靠地使输入至数据信号线驱动回路和扫描信号线驱动回路处的计时时钟信号和逆相位计时时钟信号间不出现相位差，并且具有为了不增大驱动回路的设计面积而配置在数据信号线驱动回路和扫描信号线驱动回路的前段处的计时时钟信号相位差修正回路的技术解决方案。
(专利文献1)日本特开2001-135093号公报(2001年5月18日公开，相对应的美国专利为USP No.6724361B1，授权日为2004年4月20日)(专利文献2)日本特开平11-282397号公报(1999年10月15日公开)然而，如果采用如上所述的移位寄存器101的构成形式，对于计时时钟信号SCK、SCKB间存在有相位偏差的场合，将存在有移位寄存器101会出现误动作的问题。
下面参考
图10，对这种误动作进行说明。图10为表示移位寄存器101的动作用的示意性时间曲线图，表示的是在计时时钟信号SCK、SCKB间存在有相位偏差的场合。计时时钟信号SCKB的相位相对计时时钟信号SCK的相位，沿延迟方向存在有偏置。
可以通过启动脉冲信号SSP的上升边缘(A)，对位于初段处的触发回路102-1实施置位，使输出信号Q1处于高电位状态。在输出信号Q1处于高电位状态期间，与位于初段处的触发回路102-1相对应的模拟开关组件103-1将处于导通状态，对作为输出信号X1的计时时钟信号SCK实施输出。而且，该输出信号X1还作为置位信号输入至位于第二段处的触发回路102-2处，所以可以通过该输出信号X1的上升边缘(B)，对位于第二段处的触发回路102-2实施置位，使输出信号Q2处于高电位状态。
然而在这时，计时时钟信号SCKB的相位相对计时时钟信号SCK的相位间存在有偏置，所以存在有计时时钟信号SCK和计时时钟信号SCKB均位于高电位状态的时间。因此，与计时时钟信号SCKB的延迟(偏置)部分相当的、在图中以斜线表示的剩余脉冲PP，将在预定的计时时钟信号SCKB的脉冲PPP之前作为输出信号X2实施输出。位于第三段处的触发回路102-3将把该输出信号X2作为置位信号，所以将不是按照预定的、由(D)表示的计时时间实施置位，而是通过作为该剩余输出信号X2的、由(C)表示的计时时间实施置位。
采用这种构成形式，与位于第三段处的触发回路102-3相对应的模拟开关组件103-3，将在同一计时时间内对输出信号X3和输出信号X1实施输出，从而会对位于第三段之后的全部触发回路102……同时实施置位，使移位寄存器101不是按照正常方式动作，而是形成为误动作。
而且，位于这种计时时钟信号SCK、SCKB之间的相位偏差，也可能是计时时钟信号SCK、SCKB在移位寄存器101的内部传送时生成的。因此即使在移位寄存器101的信号输入侧，设置有如上述专利文献2所记载的计时时钟信号相位差修正回路，对于不与输入移位寄存器101之前的相位偏差相对应的、由移位寄存器101的内部产生有计时时钟信号SCK、SCKB间相位偏差的场合，仍然会出现误动作。
发明概述本发明就是解决上述问题用的发明，本发明的目的就是提供一种即使在输入移位寄存器处的、彼此相位不同的两个计时时钟信号间存在有相位偏差，也不会出现误动作、可以实施正常动作的移位寄存器，以及配置有这种移位寄存器的显示装置。
为了能够实现上述目的，本发明提供的一种具有呈若干段形式的置位复位型触发回路，并且对彼此相位不同的两个计时时钟信号实施输入的移位寄存器，其特征在于在上述呈若干段形式的每个置位复位型触发回路中，还可以设置有通过输入至位于下一段的置位复位型触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号用的相位差检测部；以及利用该相位差检测部生成出的重合去除后的计时时钟信号和位于该段处的置位复位型触发回路的输出信号，在位于该段处的置位复位型触发回路对输出信号实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为使位于下一段处的置位复位型触发回路置位用的信号实施输出的波形时钟信号整形部。
如果采用这种构成形式，设置在各段处的相位差检测部，可以通过输入至位于下一段的置位复位型触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号。因此，即使在诸如这两个计时时钟信号间产生有相位偏差，存在有波形重合(同时处于高电位或低电位)的时间，也可以通过该相位差检测部对这些部分实施可靠地去除，生成出不存在重合的计时时钟信号(重合去除后的计时时钟信号)。
而且，各个波形时钟信号整形部可以利用按照这种方式生成出的重合去除后的计时时钟信号，和位于该段处的触发回路给出的输出信号，在该触发回路对输出信号实施输出期间，将由抽取出重合去除后的计时时钟信号的信号输出至位于下一段处的触发回路处。
因此，即使在这两个计时时钟信号间产生有相位偏差，存在有波形重合部分，也可以在各段处对波形重合部分实施可靠地去除，并通过不存在重合部分的计时时钟信号(重合去除后的计时时钟信号)使各触发回路动作，所以可以防止若干个触发回路同时动作(实施置位)的误动作出现，使其能够按照正常方式实施动作。
为了能够实现上述目的，本发明提供的一种显示装置，可以具有由若干个象素构成的显示部；与若干条数据信号线相连接，以将写入上述象素处的成象数据供给至各数据信号线的数据信号线驱动回路；以及与若干条扫描信号线相连接，以将对上述成象数据朝向上述象素实施的写入进行控制的扫描信号供给至各扫描信号线的扫描信号线驱动回路；其特征在于在数据信号线驱动回路和扫描信号线驱动回路中至少一个处，设置有如上所述的、根据本发明构造的移位寄存器。
如果采用这种构成形式，将可以提供出一种能够防止由于如上所述的移位寄存器的误动作而导致显示错误的显示装置。
本发明的其它目的、特征和优点，可以通过下面的说明被清楚地理解。而且，可以通过参考附图进行的下述说明清楚的获知本发明的技术效果。
对附图的简要说明图1为表示根据本发明一种实施形式构造的移位寄存器的构成形式用的示意性方框图。
图2为表示使用着上述移位寄存器的显示装置的构成形式用的示意性方框图。
图3为表示上述显示装置中的象素的构成形式用的示意性说明图。
图4为表示上述移位寄存器的动作用的示意性时间曲线图。
图5为表示实现上述移位寄存器用的一种回路构成形式用的示意性回路图。
图6为表示实现上述移位寄存器用的另一种回路构成形式用的示意性回路图。
图7为表示实现上述移位寄存器用的另一种回路构成形式用的示意性回路图。
图8为表示实现上述移位寄存器用的另一种回路构成形式用的示意性回路图。
图9为表示使用在数据信号线驱动回路处的、属于在先技术的移位寄存器的回路构成形式用的示意性回路图。
图10为表示上述在先技术中的移位寄存器的各动作用的示意性时间曲线图。
实施发明用的最佳实施形式下面参考图1至图8，对本发明的最佳实施形式进行说明。
本发明提供的移位寄存器可以使用在诸如图象显示装置等等的显示装置中的数据信号线驱动回路和扫描信号线驱动回路处，而且还可以使用在能够利用彼此相位不同的若干个计时时钟信号，依次对输出信号实施输出的装置中，即还可以使用在除了显示装置之外的其它类型的装置中。下面，以将根据本发明构造的移位寄存器使用在数据信号线驱动回路处的场合为例进行说明。
根据本实施形式构造的移位寄存器1大体如图1所示，具有触发回路部2和误动作防止部3，而且被使用在诸如图2所示的显示装置11的数据信号线驱动回路14处。
上述显示装置11可以如图2所示，具有显示部12、扫描信号线驱动回路13、数据信号线驱动回路14和控制回路15。
显示部12可以具有相互平行的n条扫描信号线GL……(GL1、GL2、……、GLn)和相互平行的n条数据信号线SL……(SL1、SL2、……、SLn)，以及呈矩阵形式配置着的象素(在图中以PIX表示)16……。象素16形成在由相邻的两条扫描信号线GL、GL和相邻的两条数据信号线SL、SL包围着的区域处。为了说明方便，在这儿是以扫描信号线GL和数据信号线SL同样为n条的场合为例进行说明的，这两种信号线的数目当然也可以是不相同的。
扫描信号线驱动回路13还具有移位寄存器17。该移位寄存器17可以依据由控制回路15输入的两种类型的计时时钟信号GCK1、GCK2和启动脉冲信号GSP，依次生成出施加至与各行象素16相连接的扫描信号线GL1、GL2、……处用的扫描信号。
数据信号线驱动回路14还具有移位寄存器1和取样部18。可以将彼此相位不同的两种类型的计时时钟信号SCK、SCKB和启动脉冲信号SSP，由控制回路15输入至移位寄存器1，而且将成象信号DAT由控制回路15输入至取样部18。数据信号线驱动回路14可以依据由移位寄存器1的各段处输出的信号X1～Xn，通过取样部18对成象信号DAT实施取样，并且将所获得的成象数据输出至与各列象素16相连接的数据信号线SL1、SL2、……处。
控制回路15是一种能够对扫描信号线驱动回路13和数据信号线驱动回路14的动作实施控制用的各种控制信号实施生成的回路。控制信号可以包括如上所述的计时时钟信号GCK1、GCK2、SCK、SCKB，启动信号GSP、SSP，以及成象信号DAT等等。
对于本显示装置11为有源矩阵型液晶显示装置的场合，上述象素16可以如图3所示，具有由场效应晶体管构成的象素晶体管SW，包含有液晶电容器CL的象素电容器CP(根据需要，还可以附加有辅助电容器CS)。在这种象素16中，可以通过象素晶体管SW的漏极和源极使数据信号线SL与象素电容器CP上的一个电极相连接，并且使象素晶体管SW的栅极与扫描信号线GL相连接，使象素电容器CP上的另一电极与和各个象素共通连接着的共通电极线(图中未示出)相连接。
在这儿，与第i条数据信号线SLi和第j条扫描信号线GLj相连接的象素16，被表示为PIX(i，j)(其中，i，j为位于1≤i，j≤n范围内的任意整数)，该PIX(i，j)在扫描信号线GLj被选择时，可以使象素晶体管SW导通，将施加在数据信号线SLi处的、作为成象数据的电压施加至象素电容器CP处。当将电压施加至这种象素电容器CP中的液晶电容器CL处时，可以对液晶的透射率或反射率实施调制。因此，当扫描信号线GLj被选择时，将可以把与成象数据相对应的信号电压施加在数据信号线SL1上，所以可以使该PIX(i，j)的显示状态，产生与成象数据相吻合的变化。
对于这种显示装置11，扫描信号线驱动回路13可以对扫描信号线GL实施选择，并且将传送至与被选择的扫描信号线GL和数据信号线SL的组合相对应的象素16处的成象数据，通过数据信号线驱动回路14分别输出至数据信号线SL处。采用这种构成形式，可以分别将成象数据，写入至与该扫描信号线GL相连接的象素16处。而且，扫描信号线驱动回路13可以对扫描信号线GL实施依次选择，并且由数据信号线驱动回路14将成象数据输出至数据信号线SL。因此，通过分别将成象数据写入至显示部12的全部象素16处的方式，可以在显示部12处显示出与成象信号DAT相对应的图象。
由上述控制回路15至数据信号线驱动回路14之间，传送至象素16处的成象数据可以作为成象信号DAT，按照时间分割方式实施传送，而且数据信号线驱动回路14可以利用作为计时时钟信号的、在预定周期中占空比位于50％或以下(在本实施形式中为50％)的计时时钟信号SCK，与该计时时钟信号SCK相差180度相位的计时时钟信号SCKB，和依据启动脉冲信号SSP形成的计时时钟信号，由成象信号DAT中抽取出各个成象数据。
如果更具体的讲就是，数据信号线驱动回路14中的移位寄存器1可以通过与计时时钟信号SCK、SCKB相同步，对启动脉冲信号SSP实施输入的方式，依次对与计时时钟半周期相对应的脉冲实施移位和输出，采用这种构成形式，可以对具有一个计时时间周期的计时时间信号彼此不同的信号X1～Xn实施生成。数据信号线驱动回路14和取样部18还可以通过各信号X1～Xn的计时时钟信号，由成象信号DAT中抽取出成象数据。
在另一方面，扫描信号线驱动回路13中的移位寄存器17可以通过与计时时钟信号GCK1、GCK2相同步，对启动脉冲信号GSP实施输入的方式，依次对与计时时钟半周期相对应的脉冲实施移位和输出，采用这种构成形式，可以将与具有一个计时时间周期的计时时间信号不同的扫描信号，输出至各扫描信号线GL1～GLn处。
下面，对使用在数据信号线驱动回路14处的、作为本实施形式的移位寄存器1的构成形式和动作方式进行说明。
正如图1所示，移位寄存器1可以按照具有触发回路部2和误动作防止部3的方式构成。在触发回路部2的各个段处设置有置位复位型触发回路(在图中以SR-FF表示)21。在误动作防止部3的各个段处设置有误动作防止回路22。换句话说就是，移位寄存器1在各段处设置有置位复位型触发回路(下面也称为触发回路)21，并且一一配置有与各触发回路21相对应的、对其输出信号Q(Q1、Q2、……)实施输入用的误动作防止回路22。可以将启动脉冲信号SSP，以及相位彼此不同的两个计时时钟信号SCK、SCKB，输入至具有这种构成形式的移位寄存器1处。
触发回路部2在位于图中左端处的触发回路21-1处输入有启动脉冲信号SSP时，依次由左端的触发回路21起，按照与计时时钟信号SCK、SCKB同步的方式对输出信号Q(Q1、Q2、……)实施输出。
置位复位型触发回路21可以在输入至S端子处的置位信号为有效信号时实施置位，使由Q端子处输出的输出信号Q(Q1、Q2、……)呈高电位状态(高电位)。而且，即使置位信号不再是有效信号，也可以持续保持其输出状态，且在输入至R端子处的复位信号为有效信号时实施复位，使由Q端子处输出的输出信号Q呈低电位状态(低电位)，即使复位信号不再是有效信号，也可以在下一置位信号为有效信号之前，持续保持在这种状态下。
可以将作为置位信号的启动脉冲信号SSP，输入至各个触发回路21中位于图中左端处的初段触发回路21-1处。将分别位于一段之前的段处的触发回路21给出的输出信号Q(Q1、Q2、……)输入至误动作防止回路22(相对应的误动作防止回路22)，并且将由误动作防止回路22(相对应的误动作防止回路22)给出的输出信号X(X1、X2、……)，作为置位信号输入至位于第二段之后的各触发回路21处。而且，还可以将分别与位于一段之后的段处的触发回路21相对应的误动作防止回路22给出的输出信号X(X1、X2、……)，作为复位信号输入至各个触发回路21处。
误动作防止部3可以是一种即使在计时时钟信号SCK与计时时钟信号SCKB之间产生有相位差，存在有使计时时钟信号SCK与计时时钟信号SCKB的波形彼此重合，即均处于高电位状态的时间时，也可以防止移位寄存器1产生误动作的部件。误动作防止回路22可以由相位差检测部23和波形时钟信号整形部24构成。
相位差检测部23可以利用输入至下一段触发回路21处的计时时钟信号(SCK和SCKB)的波形，去除其它计时时钟信号与波形(SCK和SCKB)重合的部分，生成出去除重合后的计时时钟信号。在这儿，相位差检测部23可以对计时时钟信号SCK和计时时钟信号SCKB的波形实施检测，抽取(生成)出计时时钟信号SCK和计时时钟信号SCKB间不相重合的波形，并且将其作为新的计时时钟信号(去除重合后的计时时钟信号)实施生成。
相位差检测部23可以相对奇数段和偶数段分别生成彼此不同的计时时钟信号。奇数段用相位差检测部23a可以输出作为奇数段用计时时钟信号的输出信号A1、A3、……。输出信号A1、A3、……是利用计时时钟信号SCK，对计时时钟信号SCK和计时时钟信号SCKB均位于高电位状态时的偏置部分实施去除后的信号(请参见图4)。偶数段用相位差检测部23b可以输出作为偶数段用计时时钟信号的输出信号A2、A4、……。输出信号A2、A4、……是利用计时时钟信号SCKB，对计时时钟信号SCK和计时时钟信号SCKB均位于高电位状态时的偏置部分实施去除后的信号(请参见图4)。通过按照这种方式生成出新的计时时钟信号的方式，可以使作为奇数段用计时时钟信号的输出信号A1、A3、……，与作为偶数段用计时时钟信号的输出信号A2、A4、……，成为彼此位于高电位状态的时间不相重合的信号(请参见图4)。
这种相位差检测部23a、23b在诸如图5中，由参考标号23(1)表示，并且可以由或非回路NOR1和变换回路INV1构成。对于这种场合，奇数段用相位差检测部23(1)a可以将计时时钟信号SCKB直接输入至或非回路NOR1，并且通过变换回路INV1对计时时钟信号SCK实施反转输入。采用这种构成形式，可以在计时时钟信号SCK位于高电位状态且计时时钟信号SCKB位于低电位状态期间，由或非回路NOR1输出位于高电位状态的信号，并由此构成输出信号A1、A3、……(请参见图4)。
使用偶数段用相位差检测部23(1)b的场合与奇数段的场合相反。换句话说就是，可以将计时时钟信号SCK直接输入至或非回路NOR1，并且通过变换回路INV1对计时时钟信号SCKB实施反转输入。采用这种构成形式，可以在计时时钟信号SCK位于低电位状态且计时时钟信号SCKB位于高电位状态期间，由或非回路NOR1输出位于高电位状态的信号，并由此构成为输出信号A2、A4、……(请参见图4)。
正如图4中分别表示的那样，对于这种场合，由奇数段用相位差检测部23(1)a输出的输出信号A1、A3、……，与由偶数段用相位差检测部23(1)b输出的输出信号A2、A4、……，为彼此具有与计时时钟信号SCK、SCKB之间的偏置相当的间隔的高电位状态时间的信号。
正如图1所示，各个波形时钟信号整形部24在由对应的触发回路21给出的输出信号Q(Q1、Q2、……)位于高电位状态期间，可以对通过由对应的相位差检测部23生成的、作为新的计时时钟信号的输出信号A(A1、A3、……)位于高电位状态期间抽取出的输出信号X(X1、X2、……)实施生成，并且可以将其分别作为下一段触发回路21的置位信号，而且对于奇数段和偶数段具有相同的构成形式。
由各波形时钟信号整形部24给出的输出信号X(X1、X2、……)，在作为移位寄存器1的输出信号实施输出的同时，还可以作为复位信号输入至位于前段的触发回路21处，使前段触发回路21处于复位状态。换句话说就是，前段触发回路21在下一置位信号为有效信号之前，其输出信号Q将持续保持在低电位状态。
这种波形时钟信号整形部24在诸如图5中，由参考标号24(1)表示，并且可以由与非回路NAND1和变换回路INV2构成。可以将相对应的相位差检测部23的输出信号A(A1、A2、A3、……)，以及相对应的触发回路21的输出信号Q(Q1、Q2、Q3、……)，输入至该与非回路NAND1处。与非回路NAND1的输出信号通过变换回路INV2实施反转，作为输出信号X(X1、X2、……)实施输出。与非回路NAND1在所输入的输出信号A和输出信号Q均位于高电位状态期间，输出位于低电位状态的信号。因此，各波形时钟信号整形部24(1)仅在输出信号A和输出信号Q均位于高电位状态期间，通过上述变换回路INV2输出位于高电位状态的输出信号X(X1、X2、……)(请参见图4)。
下面参考图4所示的示意性时间曲线图，对具有这种构成形式的移位寄存器1的动作进行说明。当将作为置位信号的启动脉冲信号SSP，输入至位于初段的触发回路21-1处时，将使位于初段的触发回路21-1置位(α)，并且使输出信号Q位于高电位状态(位于高电位)。
通过使由触发回路21-1给出的输出信号Q1位于高电位状态的方式，在由误动作防止回路22-1中的相位差检测部23a生成出的输出信号A1位于高电位状态时，可以由与位于初段的触发回路21-1相对应的误动作防止回路22-1，更具体的讲是由其中的波形时钟信号整形部24，输出位于高电位状态的输出信号X1，并且将其作为移位寄存器1的初段输出信号实施输出。
而且，该输出信号X1还作为置位信号输入至位于第二段的触发回路21-2处，采用这种方式，可以使位于第二段的触发回路21-2置位(β)，并且可以与如上所述的场合相类似，使位于第二段的触发回路21-2给出的输出信号Q2位于高电位状态。通过使由触发回路21-2给出的输出信号Q2位于高电位状态的方式，在由误动作防止回路22-2中的相位差检测部23b生成出的输出信号A2位于高电位状态时，可以由与位于第二段的触发回路21-2相对应的误动作防止回路22-2，更具体的讲是由其中的波形时钟信号整形部24，输出位于高电位状态的输出信号X2，并且将其作为移位寄存器1的第二段输出信号实施输出。
该输出信号X2按照如上所述的方式，还作为置位信号输入至位于第三段的触发回路21-3处，采用这种方式，可以使位于第三段的触发回路21-3置位(γ)，由相对应的误动作防止回路22-3在输出信号A3位于高电位状态的期间里，输出位于高电位状态的输出信号X3，并且将其作为移位寄存器1的第三段输出信号实施输出。而且，这种输出信号X2还作为复位信号，输入至位于一段之前的段处的、即位于初段处的触发回路21-1处，采用这种方式，可以使位于初段处的触发回路21-1复位(δ)，并且使输出信号Q1位于低电位。
输出信号X3与上述场合相类似，可以作为复位信号输入至位于第四段的触发回路21-4处，通过采用这种方式，可以使位于第四段的触发回路21-4置位(ε)，并且将其作为复位信号，输入至位于一段之前的段处的、即位于第二段处的触发回路21-2处，采用这种方式，可以使位于第二段处的触发回路21-1复位(η)。
当这种触发回路21实施置位复位动作时，误动作防止回路22对输出信号X(X1、X2、……)的输出动作，可以按照移位寄存器1各段的次序，由上述移位寄存器1的奇数段起，在作为奇数段用计时时钟信号的输出信号A1、A3、……位于高电位状态期间，对输出信号X1、X3、……实施输出，在另一方面，由移位寄存器1的偶数段起，在作为与构成奇数段用计时时钟信号的输出信号A1、A3、……的高电位状态期间不相重合的偶数段用计时时钟信号的输出信号A2、A4、……位于高电位状态期间，对输出信号X2、X4……实施输出，从而可以依次对不相重合的输出信号X(X1、X2、……)实施依次输出。
因此，当将这种输出信号X(X1、X2、……)作为下一段触发回路21的置位信号时，即使在诸如计时时钟信号SCK、SCKB间产生有相位偏置，也可以不使移位寄存器1产生误动作，从而可以实施正常动作。
下面，对如上所述的误动作防止回路22的其它构成实例进行说明。误动作防止回路22如上所述，在计时时钟信号SCK和计时时钟信号SCKB之间形成有相位差，从而存在有计时时钟信号SCK与计时时钟信号SCKB均位于高电位状态的时间时，也可以不使移位寄存器1产生误动作。
根据本发明构造的移位寄存器，如果更具体的讲可以具有对计时时钟信号SCK和计时时钟信号SCKB之间的重合波形实施去除，并生成出新的计时时钟信号用的相位差检测部23，以及在相对应的触发回路21给出的输出信号Q(Q1、Q2、……)位于高电位状态期间，对作为相对应的相位差检测部23生成出的新的计时时钟信号的输出信号A(A1、A2、A3、……)位于高电位状态的期间抽取出的输出信号X(X1、X2、……)实施输出，并且将其作为传送至下一段触发回路21的置位信号实施输出的波形时钟信号整形部24。
这种相位差检测部23和波形时钟信号整形部24可以采用逻辑回路和模拟开关(模拟组件)，通过各种适当的形式构成，在前述图5中，给出了由或非回路NOR1和变换回路INV1构成相位差检测部23(1)，由与非回路NAND1和变换回路INV2构成波形时钟信号整形部24(1)时的一种构成形式。
采用模拟开关的构成实例，包括如图6和图7所示的、具有通过模拟开关构成的、呈两种类型的波形时钟信号整形部24(2)、24(3)的移位寄存器1的具体构成形式。
如图6所示的波形时钟信号整形部24(2)，可以将相位差检测部23(1)输出的输出信号A(A1、A2、……)，作为输出信号X(X1、X2、……)原封不动地实施输出，所以对于由触发回路21给出的输出信号Q(Q1、Q2、……)位于高电位状态期间，模拟开关ASW1处于导通状态，允许输出信号A(A1、A2、……)通过。
在另一方面，如图7所示的波形时钟信号整形部24(3)，可以通过相位差检测部23(1)输出的输出信号A(A1、A2、……)，对模拟开关ASW2的开闭状态实施控制，所以仅仅在输出信号A(A1、A2、……)位于高电位状态期间，使触发回路21给出的、位于高电位状态的输出信号Q(Q1、Q2、……)通过，并将其作为输出信号X(X1、X2、……)实施输出。
变换回路INV3、INV4可以将彼此相反的控制信号，供给至构成模拟开关ASW1、ASW2用的、并列设置着的PMOS型晶体管和NMOS型晶体管的栅极处。
NMOS型晶体管T1、T2对于模拟开关ASW1、ASW2被阻断的场合，其输出端处于稳定状态。在这儿，由于模拟开关ASW1、ASW2在导通状态时输出的是位于高电位状态的信号，所以在其被阻断状态时，将强制使模拟开关ASW1、ASW2的输出端位于低电位状态(全低状态)，因此可以采用NMOS型晶体管T1、T2。与这种构成形式相对应的是，对于模拟开关ASW1、ASW2处于导通状态时输出的是位于低电位状态的信号的场合，可以采用PMOS型晶体管以使其处于全高状态。
图8表示的是作为另一构成实例的、具有由模拟开关构成的相位差检测部23(2)的移位寄存器1的一种具体构成形式。正如图8所示，奇数段用相位差检测部23(2)a是通过计时时钟信号SCKB对模拟开关ASW3的开闭实施控制的，所以仅仅在计时时钟信号SCKB位于低电位状态期间，允许计时时钟信号SCK通过，并将其作为输出信号A1、A3、……实施输出。偶数段用相位差检测部23(2)b是通过计时时钟信号SCK对模拟开关ASW3的开闭实施控制的，所以仅仅在计时时钟信号SCK位于低电位状态期间，允许计时时钟信号SCKB通过，并将其作为输出信号A2、A4、……实施输出。
即使对于这种场合，变换回路INV5也可以将彼此相反的控制信号，供给至构成模拟开关ASW3用的、并列设置着的PMOS型晶体管和NMOS型晶体管的栅极处。而且，NMOS型晶体管T3也与上述NMOS型晶体管T1、T2相类似，对于模拟开关ASW3被阻断的场合，处于全低状态，其输出端处于稳定状态。而且，还可以对如图8所示的、由模拟开关构成的相位差检测部23(2)，与如图6或图7所示的、由模拟开关构成的两种类型的相位差检测部24(2)、24(3)实施适当的组合。
在如上所述的移位寄存器1中，由各个误动作防止回路22给出的输出信号X(X1、X2、……)被作为移位寄存器1的输出信号。然而，移位寄存器1的输出信号并不是必须采用输出信号X(X1、X2、……)，还可以采用各个触发回路21给出的输出信号Q(Q1、Q2、……)作为移位寄存器1的输出信号，并由此生成出取样信号。
而且，将由各个误动作防止回路22给出的输出信号X(X1、X2、……)，作为下一段触发回路21的置位信号时，可以可靠地防止移位寄存器1产生误动作。然而，并不是必须采用上述输出信号X(X1、X2、……)作为前一段触发回路21的复位信号，比如说还可以采用第N段的触发回路21给出的输出信号Q，作为第N-1段的触发回路21的复位信号。
而且，利用第N段的触发回路21给出的输出信号Q，或是利用通过第N段的触发回路21给出的输出信号Q实施输出的输出信号X实施复位的触发回路21，并不一定需要是第N-1段的触发回路21，还可以是比第N-1段更位于前侧的触发回路21。采用这种构成形式，对于使比第N-1段更位于前侧的触发回路21处于复位状态，延长触发回路21给出的输出信号Q位于高电位状态期间的时间长度，以将移位寄存器的输出信号作为输出信号X(X1、X2、……)的场合，可以输出若干个脉冲信号，用于实施预充电等等的电压写入作业。
在这儿，是以具有反转关系的计时时钟信号SCK、SCKB，作为相位差检测部23进行波形比较并去除重合部分的两类计时时钟信号的场合为例进行说明的。然而，由相位差检测部23给出的去除重合部分用的信号并不需要一定具有反转关系，还可以为与输入至移位寄存器处的计时时钟信号不同(相位不同)的两个计时时钟信号，即可以在彼此重合时可能会产生误动作的计时时钟信号间实施波形比较。
而且在本实施形式中，显示装置11中的扫描信号线驱动回路13和数据信号线驱动回路14，是与由若干象素16构成的显示部12形成在同一基板上的。
换句话说就是，扫描信号线驱动回路13和数据信号线驱动回路14可以与显示部12一起，形成在诸如玻璃基板51等等的绝缘性基板上(驱动回路型单片构造)。而且，可以采用诸如蓝宝石玻璃基板、石英玻璃基板、无碱玻璃基板等等作为这种绝缘性基板(基板)。
采用这种构成形式，通过使扫描信号线驱动回路13和数据信号线驱动回路14与显示部12，呈单片形式形成在同一玻璃基板51的方式，可以减少制造时的步骤和配线容量。而且，与采用外置IC作为驱动回路的场合相比，还可以减少朝向玻璃基板51引入的输入端子数目。采用这种构成形式，可以降低将部件安装在玻璃基板51时所需要的费用，并且可以减少伴随这种安装所可能出现的技术问题。因此，可以降低驱动回路的制造成本和安装成本，且可以提高驱动回路的可信赖度。
而且在本实施形式中，是采用薄膜晶体管作为象素晶体管SW(请参见图3)的，扫描信号线驱动回路13和数据信号线驱动回路14呈具有薄膜晶体管的构成形式，然而为了集成更多的象素16，扩大显示面积，还可以采用多晶型薄膜晶体管作为这种薄膜晶体管。
通过采用如上所述的多晶型薄膜晶体管的方式，可以通过与象素16……大体相同的制造工序，在形成有显示部12的玻璃基板51上，制作出具有实用驱动能力的扫描信号线驱动回路13和数据信号线驱动回路14。
本发明提供的移位寄存器为了能够解决上述技术问题，可以为一种具有呈若干段形式的置位复位型触发回路，并且对彼此相位不同的两个计时时钟信号实施输入的移位寄存器，而且其特征在于在上述呈若干段形式的每个置位复位型触发回路中，还可以设置有通过输入至位于下一段的置位复位型触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号用的相位差检测部；以及利用该相位差检测部生成出的重合去除后的计时时钟信号和位于该段处的置位复位型触发回路的输出信号，在位于该段处的置位复位型触发回路对输出信号实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为使位于下一段处的置位复位型触发回路置位用的信号实施输出的波形时钟信号整形部。
如果采用这种构成形式，设置在各段处的相位差检测部，可以通过输入至位于下一段的触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号。因此，即使在诸如这两个计时时钟信号间产生有相位偏差，存在有波形重合(同时处于高电位或低电位)的时间时，也可以通过该相位差检测部对这些部分实施可靠地去除，生成出不存在重合的计时时钟信号(重合去除后的计时时钟信号)。
而且，各个波形时钟信号整形部可以利用按照这种方式生成出的重合去除后的计时时钟信号，和位于该段处的触发回路给出的输出信号，在该触发回路对输出信号实施输出期间，将由抽取出重合去除后的计时时钟信号的信号输出至位于下一段处的置位复位型触发回路处。
因此，即使在这两个计时时钟信号间产生有相位偏差，存在有波形重合部分，也可以在各段处对波形重合部分实施可靠地去除，并通过不存在重合部分的计时时钟信号(重合去除后的计时时钟信号)使各触发回路动作，所以可以防止若干个触发回路同时动作(实施置位)的误动作出现，能够按照正常方式实施动作。
而且，在根据本发明构造的移位寄存器中，还可以进一步使上述相位差检测部和波形时钟信号整形部由逻辑回路和开关组件构成。
而且，在根据本发明构造的移位寄存器中，还可以进一步使上述波形时钟信号整形部在位于该段处的置位复位型触发回路对输出信号实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为输出信号X实施输出。
而且，在根据本发明构造的移位寄存器中，还可以进一步使上述位于该段处的置位复位型触发回路在位于后段处的置位复位型触发回路对输出信号实施输出期间，通过抽取出重合去除后的计时时钟信号的信号实施复位。
而且，在根据本发明构造的移位寄存器中，还可以进一步使上述彼此相位不同的两个计时时钟信号，是按照彼此行为相差180°的方式实施生成的。
而且，在根据本发明构造的移位寄存器中，还可以进一步使上述相位差检测部对上述彼此相位不同的两个计时时钟信号均位于高电位或低电位的重复期间实施检测，并且利用上述重复期间，对将其作为相对上述置位复位型触发回路为非有效信号的去除计时时钟信号实施生成。
为了能够实现上述目的，本发明提供的一种显示装置，可以具有由若干个象素构成的显示部；与若干条数据信号线相连接，以将写入象素处的成象数据供给至各数据信号线的数据信号线驱动回路；以及与若干条扫描信号线相连接，以将对成象数据朝向象素实施的写入进行控制的扫描信号供给至各扫描信号线的扫描信号线驱动回路；其特征在于在数据信号线驱动回路和扫描信号线驱动回路中至少一个处，设置有如上所述的、根据本发明构造的移位寄存器。
如果采用这种构成形式，将可以提供出一种能够防止由于如上所述的移位寄存器的误动作而导致显示错误的显示装置。
而且，在根据本发明构造的显示装置中，还可以进一步使数据信号线驱动回路和扫描信号线驱动回路中的至少一个，形成在形成有上述象素的基板上，从而可以使数据信号线驱动回路与各象素间的配线，或扫描信号线驱动回路与各象素间的配线配置在同一基板上，而不延伸至基板之外。采用这种构成形式，即使在数据信号线数目和扫描信号线数目增加时，也可以不使延伸至基板外的信号线数目产生变化，从而可以防止组装所不需要的、各信号线容量不需要的增大，并且可以防止其集成度下降。而且，可以节省制造时的工序。
而且，在根据本发明构造的显示装置中，还可以进一步使构成数据信号线驱动回路和扫描信号线驱动回路中的至少一个有源元件为多晶型薄膜晶体管，以便可以容易地扩大显示面积。
多晶型薄膜晶体管和单晶型薄膜晶体管相比，可以容易地扩大其面积，然而多晶型薄膜晶体管和单晶型薄膜晶体管相比，在诸如移动值和阈值等晶体管特性方面存在有不足。因此，当采用单晶型薄膜晶体管制造各回路时，难以扩大显示面积，而当采用多晶型薄膜晶体管制造各回路时，又会使各回路的驱动能力下降。当将两个驱动回路和象素形成在不同基板上时，需要通过信号线在两个基板间实施连接，这会使制造更麻烦，且会增大各信号线的容量。
因此，采用具有多晶型薄膜晶体管构成的开关元件的构成形式，可以容易地扩大显示面积。而且，采用根据本发明构造的移位寄存器，还可以防止如上所述的移位寄存器产生的误动作形成的显示问题。
工业实用性本发明提供的移位寄存器，特别适用于诸如图象显示装置等等的显示装置中的数据信号线驱动回路和扫描信号线驱动回路中。
作为本发明详细说明的最佳实施形式和实施例，是为了使本发明的技术内容更容易理解，然而本发明并不仅限于这些具体实例所给出的狭义解释，还可以在不脱离本发明的主题和权利要求所记载的范围内，通过多种变更形式实施本发明。
权利要求
1.一种具有呈若干段形式的置位复位型触发回路，并且对彼此相位不同的两个计时时钟信号实施输入的移位寄存器，而且在上述呈若干段形式的每个置位复位型触发回路中，设置有通过输入至位于下一段的置位复位型触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号用的相位差检测部；以及利用该相位差检测部生成出的重合去除后的计时时钟信号和位于该段处的置位复位型触发回路的输出信号Q，在位于该段处的置位复位型触发回路对输出信号Q实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为使位于下一段处的置位复位型触发回路置位用的信号实施输出的波形时钟信号整形部。
2.一种如权利要求1所述的移位寄存器，其特征在于上述相位差检测部和波形时钟信号整形部中的至少一个由逻辑回路构成。
3.一种如权利要求1所述的移位寄存器，其特征在于上述相位差检测部和波形时钟信号整形部中的至少一个由开关组件构成。
4.一种如权利要求1所述的移位寄存器，其特征在于上述波形时钟信号整形部在位于该段处的置位复位型触发回路对输出信号实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为输出信号X实施输出。
5.一种如权利要求1所述的移位寄存器，其特征在于上述位于该段处的置位复位型触发回路在位于后段处的置位复位型触发回路对输出信号实施输出期间，通过抽取出重合去除后的计时时钟信号的信号实施复位。
6.一种如权利要求1所述的移位寄存器，其特征在于上述彼此相位不同的两个计时时钟信号，是按照彼此相位相差180°的方式实施生成的。
7.一种如权利要求1所述的移位寄存器，其特征在于上述相位差检测部对上述彼此相位不同的两个计时时钟信号均位于高电位或低电位的重复期间实施检测，并且利用上述重复期间，对将其作为相对上述置位复位型触发回路为非有效信号的去除计时时钟信号实施生成。
8.一种显示装置，具有由若干个象素构成的显示部；与若干条数据信号线相连接，以将写入上述象素处的成象数据供给至各数据信号线的数据信号线驱动回路；与若干条扫描信号线相连接，以将对上述成象数据朝向上述象素实施的写入进行控制的扫描信号供给至各扫描信号线的扫描信号线驱动回路；以及设置在上述数据信号线驱动回路和上述扫描信号线驱动回路中至少一个处的移位寄存器；上述移位寄存器为具有呈若干段形式的置位复位型触发回路，并且对彼此相位不同的两个计时时钟信号实施输入的移位寄存器；而且在上述呈若干段形式的每个置位复位型触发回路中，设置有通过输入至位于下一段的置位复位型触发回路处的计时时钟信号的波形，对与其它计时时钟信号间波形重合部分实施去除并生成出重合去除后的计时时钟信号用的相位差检测部；以及利用该相位差检测部生成出的重合去除后的计时时钟信号和位于该段处的置位复位型触发回路的输出信号Q，在位于该段处的置位复位型触发回路对输出信号Q实施输出期间，将抽取出上述重合去除后的计时时钟信号的信号作为使位于下一段处的置位复位型触发回路置位用的信号实施输出的波形时钟信号整形部。
9.一种如权利要求8所述的显示装置，其特征在于上述数据信号线驱动回路和扫描信号线驱动回路中的至少一个，形成在形成有上述象素的基板上。
10.一种如权利要求8所述的显示装置，其特征在于构成上述数据信号线驱动回路和扫描信号线驱动回路中的至少一个有源元件为多晶型薄膜晶体管。
全文摘要
本发明提供的移位寄存器在每个触发回路(21)处，设置有作为误动作防止回路(22)的相位差检测部(23)和波形时钟信号整形部(24)。相位差检测部(23)可以对各计时时钟信号SCK、SCKB间由于相位偏置产生的波形重合部分实施检测，并且对重合去除后的输出信号A(A1、A2、……)实施生成。波形时钟信号整形部(24)在相对应的触发回路(21)的输出信号Q(Q1、Q2、……)处于高电位状态期间，对由相对应的相位差检测部(23)生成出的输出信号A(A1、A2、……)处于高电位状态的期间实施抽取，并作为输出信号X(X1、X2、……)对位于后段处的触发回路(21)实施置位。如果采用这种构成形式，可以提供出一种即使在输入至移位寄存器处的、彼此相位不同的两个计时时钟信号SCK、SCKB间存在有相位偏差时，也不会出现误动作、可以实施正常动作的移位寄存器，以及配置有这种移位寄存器的显示装置。
文档编号G11C19/00GK1661654SQ20051006553
公开日2005年8月31日 申请日期2005年2月5日 优先权日2004年2月6日
发明者松田英二, 村上祐一郎, 辻野幸生, 鷲尾一 申请人:夏普株式会社