专利名称：移位寄存器及其应用的液晶显示面板与液晶显示装置的制作方法
技术领域：
本发明涉及一种移位寄存器及其应用的液晶显示面板与液晶显示装置， 特别是涉及一可减轻电压应力效应影响的移位寄存器及其应用的液晶显示面 板与液晶显示装置。
背景技术：
随着光学科技与半导体技术的迸步，液晶显示装置(Liquid Crystal Display, LCD)已广泛的应用于电子产品显示装置上。液晶显示器具有高画质、 体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，故已广泛 的应用于可携式电视、行动电话、摄录放影机、笔记型计算机、桌上型显示 器、以及投影电视等消费性电子或计算机产品中，成为显示器的主流。
液晶显示器是一种以玻璃基板为基材的平面显示器，目前，为了节省液 晶显示器的制造成本，已发展出将驱动控制电路以薄膜晶体管(Thin-Film Transistor, TFT)的形式整合于液晶显示器的玻璃基板上的方法，其中薄膜晶体 管大都是利用非晶硅(Amorphous Silicon)制程来制成。
请参照图1，其绘示现有移位寄存器的电路结构示意图。在图1中，其 所示仅为单一单元的移位寄存器100，复数个移位寄存器100是以串联的方 式来相互耦接，并根据第一时钟脉冲信号CK和第二时钟脉冲信号XCK来依 序产生闸极信号，以驱动液晶显示器的显示阵例沐绘示)。移位寄存器100例如具有八个薄膜晶体管和二个电容，闸极信号GOUT(N-l)为前一级移位寄存 器输出的前一级信号，闸极信号GOUT(N+l)为后一级移位寄存器输出的后一 级信号，闸极信号GOUT(N)为此移位寄存器100的输出信号。
然而，薄膜晶体管组件的闸极容易受到闸电压应力的程度不同，而有不 同门限电压(Vth)的偏移情形。以图1的薄膜晶体管M为例，薄膜晶体管M 的闸极是耦接第二时钟脉冲信号XCK，其占空比(DutyRatio)约为50。/。，而属 于非常严重的电压应力效应，在长时间使用下，容易造成薄膜晶体管M快速 退化，且容易导致最后的输出信号异常。
发明内容
本发明的目的的一在于提供一种移位寄存器，包括
信号产生电路，连接至少一节点并在开启fl寸根据一第一频率信号于该移 位寄存器的输出端产生一输出信号；
驱动电路，耦接于该信号产生电路，用以根据该移位寄存器的输入端所 接收到的输入信号来产生一驱动信号至该节点，以控制该信号产生电路的开 启或关闭；
控制开关，耦接于该信号产生电路和该驱动电路之间的节点，用以糸隹 持或下拉该节点的电位；以及
控制电路，耦接于该控制开关，用以根据前一级移位寄存器的输出信号 和后一级移位寄存器的输出信号，来产生控制信号，以控制该控制开关。
所述移位寄存器可应用于液晶显示面板和液晶显示装置中。
本发明的移位寄存器及其应用的液晶显示面板与液晶显示装置可减少电 压应力效应的影响，确保移位寄存器的输出信号正常。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所 附图式，作详细说明如下
图1显示依据现有移位寄存器的电路结构示意图； 图2显示依据本发明的一实施例的液晶显示面板的正面示意图； 图3显示依据本发明的一实施例的移位寄存器的电路结构示意图；以及 图4显示依据本发明的一实施例的移位寄存器在运作时的各相关信号的 时序示意图。
图中，100，移位寄存器，200，液晶显示面板，210，显示矩阵，220， 闸极驱动电路，221，移位寄存器，222，信号产生电路，223，驱动电路， 224，控制开关，225，控制电路，N1 N5，节点，Q(N)，驱动信号， Cl， C2，电容，M1 M9，晶体管，N1 N6，节点，CK，第一时钟脉冲信 号，XCK，第二时钟脉冲信号，T1 T3，周期，GOUT(N-l)， GOUT(N)， GOUT(N+l)，闸极信号，ST，起始信号，Vss，低电位
具体实施例方式
请参照图2和图3，图2绘示依照本发明的一实施例的液晶显示面板的正 面示意图，图3绘示依照本发明的一实施例的移位寄存器的电路结构示意图。 图2绘示的本实施例的液晶显示装置包含背光模块(未绘示)和液晶显示面板 200,液晶显示面板200是相对于背光模块来设置。液晶显示面板200包含一
显示矩阵210、一闸极驱动电路220及一源极驱动电路(未绘示)。显示矩阵210 是用来显示影像，而闸极驱动电路220是用来驱动显示矩阵210。闸极驱动 电路220(如GOA)包含复数级移位寄存器221，每一级移位寄存器221是以串 联的方式相互耦接，并根据一第一时钟脉冲信号CK和一第二时钟脉冲信号 XCK依序产生闸极信号GOUT(N)以驱动显示矩阵210，而第二时钟脉冲信号 XCK的相位是相反于第一时钟脉冲信号CK的相位，且在每一级移位寄存器 221中连接的第一时钟脉冲信号CK和第二时钟脉冲信号XCK是可以依奇数 级或偶数级移位寄存器而轮流互换的。如图3所示，本实施例的移位寄存器 221包括九个晶体管M1 M9和二个电容C1、 C2，闸极信号GOUT(N-l)为前 一级移位寄存器输出的前一级信号，闸极信号GOUT(N+l)为后一级移位寄存 器输出的后一级信号，闸极信号GOUT(N)为每一级移位寄存器221的输出信 号。
如图3所示，每一级移位寄存器221包含信号产生电路222、驱动电路 223、控制开关224及控制电路225。信号产生电路222是用以在开启时根据 第一时钟脉冲信号CK(其亦可为第二时钟脉冲信号XCK)于移位寄存器221 的输出端产生闸极信号GOUT(N)。在本实施例中，信号产生电路222包括有 晶体管M1，其耦接于第一时钟脉冲信号CK和一输出信号线之间，用以开启 或关闭第一时钟脉冲信号CK至此输出信号线之间的传导路径。晶体管Ml 的闸极耦接于节点Nl，晶体管Ml的第一源/极耦接于第一时钟脉冲信号CK， 晶体管M1的第二源/极耦接于输出信号线，其中电容C1是耦接于节点N1和 输出信号线之间，用以拉升节点N1的电位。驱动电路223是耦接于信号产 生电路222，用以根据移位寄存器221的输入端所接收到的输入信号，来产 生一驱动信号Q(N)，以控制信号产生电路222。其中移位寄存器221的输入
端所接收到的输入信号是一起始信号ST或前一级移位寄存器的输出端所输 出的闸极信号GOUT(N—1)。在本实施例中，驱动电路223包括有晶体管M2， 其耦接于前一级移位寄存器的输出端和信号产生电路222之间，用以输出驱 动信号Q(N)至信号产生电路222，以切换晶体管M1。晶体管M2的闸极和第 一源/极是耦接于前一级移位寄存器的输出端，晶体管M2的第二源/极耦接于 节点N2。
如图3所示，控制开关224的一端是耦接于信号产生电路222和驱动电 路223之间的节点N2，控制开关224的另一端是耦接于控制电路225，用以 依据控制电路225产生的一控制信号，来维持或下拉信号产生电路222和驱 动电路223之间节点N2的电位，藉以开启或关闭信号产生电路222的晶体 管M1。在本实施例中，控制开关224包括有晶体管M3、 M4及电容C2。晶 体管M3的闸极耦接于控制电路225，晶体管M3的第一源/极耦接于一低电 位，晶体管M3的第二源/极耦接于节点N3。晶体管M4的闸极耦接于节点 N3，晶体管M4的第一源/极耦接于一低电位Vss，晶体管M4的第二源/极耦 接于节点N2。电容C2的一端是耦接于节点N3，电容C2的另一端是耦接于 第一时钟脉冲信号CK，用以拉升节点N3的电位。
如图3所示，控制电路225耦接于控制开关224，且耦接于前一级移位寄 存器的输出端和后一级移位寄存器的输出端，用以根据前一级移位寄存器的 输出信号GOUT(N—l)和后一级移位寄存器的输出信号GOUT(N+l)，来产生 控制信号。在本实施例中，控制电路225包括晶体管M5、 M6。晶体管M5 的闸极和第一源/极耦接是耦接于前一级移位寄存器的输出端，晶体管M5的 第二源/极耦接于节点N4。晶体管M6的闸极是耦接于后一级移位寄存器的输 出端，晶体管M6的第一源/极可耦接于前一级移位寄存器的输出端或低电位
Vss，用以拉降节点N4的电位，晶体管M6的第二源/极耦接于节点N4。
如图3所示，在本实施例中，移位寄存器221更包含晶体管M7、 M8及 M9，其耦接于低电位Vss，用以进行放电。晶体管M7是耦接于节点N5和 低电位Vss之间，晶体管M7的闸极是耦接于后一级移位寄存器的输出端。 晶体管M8是耦接于节点N6和低电位Vss之间，晶体管M8的闸极是耦接于 第二时钟脉冲信号XCK。晶体管M9是耦接于输出信号线和低电位Vss之间， 晶体管M9的闸极是耦接于节点N3 。
请参照图3和图4,图4是绘示本发明的一实施例的移位寄存器在运作时 的各相关信号的时序示意图。在周期T1内，移位寄存器221的输入端接收到 输入信号，亦即前一级移位寄存器的输出端输出的闸极信号GOUT(N—l)或 起始信号ST，而被提升至高电位，因而开启驱动电路223的晶体管M2，并 拉高驱动信号Q(N)的电位，进而开启信号产生电路222，此时，第一时钟脉 冲信号CK在周期T1内为低电位，因此移位寄存器221的输出端所输出的闸 极信号GOUT(N)仍为低电位。此时，前一级移位寄存器的闸极信号GOUT(N 一l)为高电位，因而控制电路225的晶体管M5被导通，并产生控制信号至 节点N4，亦即节点N4被充电而形成高准位的电位。
如图3和图4所示，由于节点N4为高电位(亦即控制信号为高电压信号)， 因此，控制开关224的晶体管M3被导通，使节点N3连接低电位Vss而无法 被充电，亦即晶体管M4无法被导通，因此控制开关224无法下拉信号产生 电路222和驱动电路223之间节点N2的电位，亦即节点N2的电位仍维持高 电位，使信号产生电路222的晶体管M1被导通。
如图3和图4所示，在周期T2内，移位寄存器221的输入端所接收到的 输入信号GOUT(N—l)或起始信号ST被降低至低电位，因而关闭了驱动电路223的晶体管M2，然而信号产生电路222仍然为开启状态，且在第一时钟脉 冲信号CK升为高电位时，驱动信号Q(N)的电位(亦即节点Nl的电位)因电容 Cl的效应被再次拉高，而移位寄存器221的输出端所输出的闸极信号 GOUT(N)亦成为高电位。此时，节点N4仍维持高电位，因而控制开关224 的晶体管M3仍被导通，同理，节点N3无法被充电，晶体管M4无法被导通， 且控制开关224无法下拉信号产生电路222和驱动电路223之间节点N2的 电位。
如图3和图4所示，在周期T3内，后一级移位寄存器的闸极信号 GOUT(N+l)和第二时钟脉冲信号XCK为高电位，因而晶体管M6、 M7及 M8被导通。因此，节点N4被控制电路225的晶体管M6放电(亦即晶体管 M3无法被导通)，节点N5被晶体管M7放电，节点N6被晶体管M8放电， 而形成低准位的电位，进而关闭信号产生电路222，且将移位寄存器221的 输出端所输出的闸极信号GOUT(N)降为低电位。其中，当节点N3的电位被 第一时钟脉冲信号CK和电容C2拉升，且未被晶体管M3放电时，晶体管 M4被导通，因而关闭信号产生电路222和驱动电路223之间的信号传送路径， 亦即信号产生电路222和驱动电路223之间的信号传送路径仍形成关闭状态。
由上述本发明的实施例可知，由于本发明的控制电路225的控制信号是 根据根据前一级移位寄存器的输出信号GOUT(N— l)和后一级移位寄存器的 输出信号GOUT(N+l)所产生，而信号GOUT(N—l)和GOUT(N+l)的占空比 约为0.3%，其对于晶体管所造成的电压应力效应相当轻微，因而可减少电压 应力效应的影响，避免晶体管快速退化，并确保移位寄存器的输出信号正常。
综上所述，虽然本发明己以优选实施例揭露如上，但该优选实施例并非 用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，
均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种移位寄存器，包括信号产生电路，耦接于至少一节点并在开启时根据一第一频率信号于该移位寄存器的输出端产生一输出信号；驱动电路，耦接于该信号产生电路，用以根据该移位寄存器的输入端所接收到的输入信号来产生一驱动信号至该节点，以控制该信号产生电路的开启或关闭；控制开关，耦接于该信号产生电路和该驱动电路之间的节点，用以維持或下拉该节点的电位；以及控制电路，耦接于该控制开关，用以根据前一级移位寄存器的输出信号和后一级移位寄存器的输出信号，来产生控制信号，以控制该控制开关。
2. 根据权利要求1所述的移位寄存器，其特征在于该信号 产生电路包括有第一晶体管，其耦接于该第一频率信号和输出信 号线之间。
3. 根据权利要求1所述的移位寄存器，更包括第一电容，该第一电容的一端是耦接于该驱动电路和该信号产生电路之间，该第一电容的另一端是耦接于该信号产生电路和该输出信号线之间。
4. 根据权利要求1所述的移位寄存器，其特征在于该驱动电路包括有第二晶体管，其耦接于该前一级移位寄存器的输出端和该信号产生电路之间。
5. 根据权利要求1所述的移位寄存器，其特征在于该控制 开关包括第三晶体管、第四晶体管及第二电容，该第三晶体管的 闸极耦接于该控制电路，该第三晶体管的第一源/极耦接于低电 位，该第三晶体管的第二源/极耦接于一第一节点，该第四晶体 管的闸极耦接于该第一节点，该第四晶体管的第一源/极耦接于 该低电位，该第四晶体管的第二源/极耦接于该驱动电路和该信 号产生电路之间，该第二电容耦接于该第一节点和该第一频率信 号之间。
6. 根据权利要求1所述的移位寄存器，其特征在于该控制 电路包括第五晶体管和第六晶体管，该第五晶体管的闸极和第一 源/极耦接是耦接于该前一级移位寄存器的输出端，该第五晶体 管的第二源/极耦接于一第二节点，该第六晶体管的闸极是耦接 于后一级移位寄存器的输出端，该第六晶体管的第一源/极可耦 接于前一级移位寄存器的输出端或低电位，该第六晶体管的第二 源/极耦接于该第二节点。
7. —种液晶显示面板，包括 显示矩阵，用来显示影像；以及闸极驱动电路，用来驱动该显示矩阵，其中该闸极驱动电路 包含复数级移位寄存器，每一级移位寄存器包含信号产生电路，耦接于至少一节点并在开启对根据第一 频率信号于该移位寄存器的输出端产生输出信号；驱动电路，耦接于该信号产生电路，用以根据该移位寄 存器的输入端所接收到的输入信号来产生驱动信号至该节点，以控制该信号产生电路的开启或关闭；控制开关，耦接于该信号产生电路和该驱动电路之间的 节点，用以維持或下拉该节点的电位；以及控制电路，耦接于该控制开关，用以根据前一级移位寄 存器的输出信号和后一级移位寄存器的输出信号，来产生控 制信号，以控制该控制开关。
8. 根据权利要求1所述的移位寄存器，其特征在于该控制 开关包括第三晶体管、第四晶体管及第二电容，该第三晶体管的 闸极耦接于该控制电路，该第三晶体管的第一源/极耦接于低电 位，该第三晶体管的第二源/极耦接于一第一节点，该第四晶体 管的闸极耦接于该第一节点，该第四晶体管的第一源/极耦接于 该低电位，该第四晶体管的第二源/极耦接于该驱动电路和该信 号产生电路之间，该第二电容耦接于该第一节点和该第一频率信 号之间。
9. 根据权利要求1所述的移位寄存器，其特征在于该控制 电路包括第五晶体管和第六晶体管，该第五晶体管的闸极和第一 源/极耦接是耦接于该前一级移位寄存器的输出端，该第五晶体 管的第二源/极耦接于一第二节点，该第六晶体管的闸极是耦接 于后一级移位寄存器的输出端，该第六晶体管的第一源/极可耦 接于前一级移位寄存器的输出端或低电位，该第六晶体管的第二源/极耦接于该第二节点。
10.—种液晶显示装置，包括 背光模块；以及液晶显示面板，相对于该背光模块设置，其中该液晶显示面 板至少包含显示矩阵，用来显示影像；以及闸极驱动电路，用来驱动该显示矩阵，其中该闸极驱动 电路包含复数级移位寄存器，每一级移位寄存器包含信号产生电路，连接至少一节点并在开启时根据 第一频率信号于该移位寄存器的输出端产生输出信 号；驱动电路，耦接于该信号产生电路，用以根据该 移位寄存器的输入端所接收到的输入信号来产生驱动 信号至该节点，以控制该信号产生电路的开启或关闭；控制开关，耦接于该信号产生电路和该驱动电路 之间的节点，用以維持或下拉该节点的电位；以及控制电路，耦接于该控制开关，用以根据前一级 移位寄存器的输出信号和后一级移位寄存器的输出信 号，来产生控制信号，以控制该控制开关。
全文摘要
本发明提供一种移位寄存器及其应用的液晶显示面板与液晶显示装置，移位寄存器包括信号产生电路、驱动电路、控制开关及控制电路。控制开关耦接于信号产生电路和驱动电路之间，用以下拉信号产生电路和驱动电路之间节点的电位。控制电路耦接于控制开关，用以根据前一级移位寄存器的输出信号和后一级移位寄存器的输出信号，来产生控制信号，以控制控制开关。
文档编号G11C19/00GK101345089SQ200810210090
公开日2009年1月14日 申请日期2008年8月20日 优先权日2008年8月20日
发明者吕昭良, 李国贤, 郑国兴 申请人:友达光电股份有限公司