专利名称：闪存的更新方法与感测放大器电路的制作方法
技术领域：
本发明是有关于一种存储器的更新方法与感测放大器电路，且特别是有关于一种闪存的更新方法与感测放大器电路。
背景技术：
闪存(Flash Memory)是一种固态装置，其具有非易失性且可复写的特性，有如随机存取存储器(Random Access Memory，RAM)与硬盘机(Hard Disk Drive)的结合。此外，闪存还具有关掉电源仍可保存数据的优点。闪存的结构类似于电子抹除式可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory)，其具有地址线、数据线与控制线，且每一个存储单元皆包括一个晶体管来储存一位的数据。地址线仅具有单一的传输方向，仅作为存储器的输入，且用以定义数据被储存的位置。数据线具有双重的传输方向，可将数据输入或输出存储器。控制线用以定义读取、编程(Programming)与清除等指令。闪存是半导体产业中快速发展的一环，且广泛应用于数字相机、移动电话、打印机、个人数字助理(Personal Digital Assistant，PDA)、音频储存播放媒介(audio recorder and player)以储存软件与数据。
闪存提供了快速的读取时间、低功率消耗以及良好的防震力等优点。对于目前应用闪存的消费性电子产品而言，如何维持数据的完整性是一项相当重要的课题。
闪存具有三种操作功能，一是编程(写入)功能，用以将信息与数据储存至存储单元。二是读取功能，是将先前所储存的数据自此装置中读取出来以进行外部处理程序。完成编程功能或读取功能之后，数据仍然保留于此装置中。此外，闪存的第三种功能为清除功能，是将数据由存储单元中清除，以使存储单元准备接收新的数据。
如美国专利编号5,365,486(Sschreck)的图2所示，其为传统的闪存的示意图。此闪存为改良式的N型金属氧化物半导体(N-channel Metal OxideSemiconductor)晶体管，其具有浮接的栅极。此浮接的栅极并无负电荷，因此，此闪存的存储单元的原始状态为1。
欲对闪存的存储单元的内容进行编程、读取、确认与更新的方法有很多种，举例而言，美国专利编号5,365,486(Schreck)的图3a绘示控制栅极电压的两不同的电压电平是用以比较存储单元。首先，读取存储单元，并将此存储单元与较高控制栅极电压(42)进行比较。根据此读取操作来判断此存储单元是否包含数据(44)。若存储单元包含数据，则继续处理下一个存储单元(46)。若起始的测试并无发现任何数据(44)包含于存储单元，则以较低控制栅极电压(48)来读取此存储单元。经过此读取操作可以判断此存储单元是否包含数据(50)。若此存储单元并无包含任何数据，则继续处理下一个存储单元(46)。若此存储单元包含数据，则更新此存储单元(52)，且继续处理下一个存储单元(46)。
如美国专利编号5,365,486(Schreck)的图3a，以及美国专利编号5,768,193(Lee et al.)的图1所示，皆利用两不同的字符线电压(控制栅极电压)电平来判断存储单元是否需要进行更新。由于每一字符线电压皆有稳定延迟时间，由于稳定延迟时间会增加完成操作所需的时间而会影响速度。此外，利用两字符电压电平将会增加栅极干扰的问题，进而影响稳定度及数据的保存。
发明内容
根据本发明的目的，提出一种闪存的更新方法，闪存具有多个存储单元，其中单一存储单元消耗固定的控制栅极电压Vg(例如字符线电压)。本发明实施例包括更新闪存的存储单元用以编程、读取、清除与电源启动级的操作。嵌入式算法用以完成比较的操作，以及判断哪一位在任何操作下需要被更新，不论是用以编程、清除、读取或电源启动级。利用单一且较低的控制栅极电压，此嵌入式算法可以避免栅极干扰的问题，且能提供更好的耐力、较快的操作及更好的数据保存力。
本发明是通过提供一种嵌入式的检查方法来改善以往的技术架构，此方法是用以检查于编程、清除、读取与电源启动级的操作下，电荷流失/增益位的高/低临界电压。因此，相较于以往的技术架构，本发明的方法可以检查较高的电荷流失位与较高的电荷增益位。
为了实现本发明的上述目的，提供了一种闪存的更新方法，用以测试闪存的多个存储单元是否需要进行更新，该方法包括(a)读取该闪存的该些存储单元；(b)利用多个不同的感测比来判断该些存储单元是否需要进行更新；以及(c)对该些存储单元中需要进行更新的存储单元进行更新。
为了实现本发明的上述目的，还提供了一种闪存的更新方法，用以测试闪存的多个待测存储单元是否需要进行更新，对于各该些待测存储单元而言，该方法包括(a)读取该待测存储单元；(b)测量该待测存储单元的存储单元电流，且于第一感测比之下，将该存储单元电流转换为第一转换电压；(c)提供参考存储单元电流电平，且将该参考存储单元电流电平转换为参考存储单元的转换电压；(d)将该存储单元电流的该第一转换电压与该参考存储单元的该转换电压进行比较；以及(e)(i)若该存储单元电流的该第一转换电压是大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤；(e)(ii)若该存储单元该电流的该第一转换电压不大于该参考存储单元的该转换电压，则于第二感测比之下，将该存储单元电流转换为第二转换电压，其中，该第二感测比是不同于该第一感测比，再将该存储单元电流的该第二转换电压与该参考存储单元的该转换电压进行比较，且若该存储单元电流的该第二转换电压是大于该参考存储单元的该转换电压，则更新该存储单元，若该存储单元电流的该第二转换电压不大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤。
为了实现本发明的上述目的，还提供了一种闪存的更新方法，用以测试闪存的多个待测存储单元是否需要进行更新，对于各该些待测存储器而言，该方法包括(a)读取该待测存储单元；(b)测量该待测存储单元的存储单元电流，且于第一感测比之下，将该存储单元电流转换为第一转换电压；(c)提供参考存储单元电流电平，且将该参考存储单元电流电平转换为参考存储单元的转换电压；(d)将该存储单元电流的该第一转换电压与该参考存储单元的该转换电压进行比较；以及(e)(i)若该存储单元电流的该第一转换电压不大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤；(e)(ii)若该存储单元电流的该第一转换电压是大于该参考电存储单元的该转换电压，则于第二感测比之下，将该存储单元电流转换为第二转换电压，其中，该第二感测比是不同于该第一感测比，再将该存储单元电流的该第二转换电压与该参考存储单元的该转换电压进行比较，且若该存储单元电流的该第二转换电压不大于该参考存储单元的该转换电压，则更新该存储单元，若该存储单元电流的该第二转换电压是大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤。
为了实现本发明的上述目的，还提供了一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个与该待测存储单元有关的电压转换器，各该些电流电压转换器皆具有不同的感测比，各该些电流电压转换器的输入端是耦接至该待测存储单元的输出端，各该些电流电压转换器的输出端是耦接至该感测放大器的该第一输入端；以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第一输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
为了实现本发明的上述目的，还提供了一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个与该参考存储单元有关的电流电压转换器，各该些电流电压转换器皆具有不同的感测比，各该些电流电压转换器的输入端是耦接至该参考存储单元电流电平的输出端，各该些电流电压转换器的输出端是耦接至该感测放大器的该第二输入端；以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第二输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
为了实现本发明的上述目的，还提供了一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个参考存储单元，各该些参考存储单元皆具有不同的参考电流，以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第二输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1绘示高临界电压与低临界电压的读取限度的示意图。
图2～4绘示感测比位于闪存的存储单元侧的架构图。
图5为依照图2～4的感测比A、B与C所绘示的感测放大器信号电压与字符线电压的关系图。
图6～8绘示感测比位于闪存的参考存储单元侧的架构图。
图9为依照图6～8的感测比A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。
图10绘示感测放大器信号的电流电压关系图。
图11绘示以存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。
图12绘示感测放大器信号的电流电压关系图。
图13绘示以存储单元侧的感测比来更新“1”电荷增益存储单元的流程图。
图14绘示以存储单元侧的感测比来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。
图15为感测放大器的电流电压关系图。
图16绘示以参考存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。
图17为感测放大器的电流电压关系图。
图18绘示以参考存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。
图19绘示以参考存储单元侧的感测比来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。
图20～22绘示感测比位于闪存的参考存储单元侧的架构图。
图23为依照图20～22的感测比A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。
图24绘示感测放大器信号的电流电压关系图。
图25绘示以参考存储单元来更新“0”电荷流失存储单元的流程图。
图26绘示感测放大器信号的电流电压关系图。
图27绘示以参考存储单元来更新“1”电荷增益存储单元的流程图。
图28绘示以参考存储单元来更新“1”电流增益存储单元与“0”电荷流失存储单元的流程图。
图29～31绘示电流镜位于闪存的参考存储单元侧的架构图。
图32为依照图29～31的电流镜A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。
图33～36绘示电流镜位于闪存的存储单元侧的架构图。
图37绘示感测放大器信号的电流电压关系图。
图38绘示以参考存储单元侧的电流镜来更新“0”电荷流失存储单元的流程图。
图39绘示感测放大器信号的电流电压关系图。
图40绘示以参考存储单元侧的电流镜来更新“1”电荷增益存储单元的流程图。
图41绘示以参考存储单元侧的电流镜来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。
图42绘示具有256个1M位扇区的闪存的示意图。
图43绘示于存储单元侧利用不同的感测比仅更新高临界电压电荷流失存储单元的方块图。
图44绘示于存储单元侧利用不同的感测比仅更新低临界电压电荷增益存储单元的方块图。
图45绘示于存储单元侧利用不同的感测比更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。
图46绘示于参考存储单元侧利用不同的感测比仅更新高临界电压电荷流失存储单元的方块图。
图47绘示于参考存储单元侧利用不同的感测比仅更新低临界电压电荷增益存储单元的方块图。
图48绘示于参考存储单元侧利用不同的感测比更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。
图49绘示利用不同的参考存储单元仅更新高临界电压电荷流失存储单元的方块图。
图50绘示利用不同的参考存储单元仅更新低临界电压电荷增益存储单元的方块图。
图51绘示利用不同的参考存储单元更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。
图52绘示利用位于参考存储单元侧的电流镜仅更新高临界电压电荷流失存储单元的方块图。
图53绘示利用位于参考存储单元侧的电流镜仅更新低临界电压电荷增益存储单元的方块图。
图54绘示利用位于参考存储单元侧的电流镜更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。
图55绘示利用位于参考存储单元侧的“0”存储单元电荷流失的感测比的更新方法的流程图。
图56绘示位于参考存储单元侧的需要被更新的电荷流失位。
图57绘示利用位于参考存储单元侧的“1”存储单元电荷增益的感测比的更新方法的流程图。
图58绘示位于参考存储单元侧的需要被更新的电荷增益位。
图59绘示利用位于参考存储单元侧的“0”存储单元电荷流失与“1”存储单元电荷增益的感测比的更新方法的流程图。
具体实施例方式
本发明诸多实施例与闪存的更新方法有关的优点与概念较佳地需配合图示来说明之。
首先界定下列用语的定义以让本发明更为清楚明了。
a.感测比感测放大器(Sensing Amplifier)信号电压除以读取字符线(Read Wordline)电压b.Icell测量(实际)的存储单元电流c.Iref参考存储单元电流d.Icell-0电荷流失存储单元电流e.Icell-1电荷增益存储单元电流f.V[Icell]测量(实际)的存储单元电流的转换电压
g.V[Iref]参考存储单元电流的转换电压h.V[(Icell-0)]电荷流失存储单元电流的转换电压i.V[(Icell-1)]电荷增益存储单元电流的转换电压j.V[Iref-R]电荷流失存储单元的参考电流的转换电压k.V[Iref-RE]电荷增益存储单元的参考电流的转换电压l.V[(Icell-0)×(X)]利用感测比1∶X(X＞1)的电荷流失存储单元电流的转换电压m.V[(Icell-1)×(Y)]利用感测比1∶Y(Y＜1)的电荷增益存储单元电流的转换电压n.V[(Iref)×(X)]利用感测比1∶X(X＞1)的电荷流失存储单元的参考电流的转换电压o.V[(Iref)×(Y)]利用感测比1∶Y(Y＜1)的电荷增益存储单元的参考电流的转换电压接着，请参考图1，其绘示高临界电压与低临界电压的读取限度的示意图。高临接电压的设计参数是由数据保存力(data retention)、温度影响、感测缺陷、阵列影响以及初始微量所定义。编程限度(Progarm Margin，PM)为高临界电压的设计参数的总和。低临界电压的设计参数是由电荷增益、温度影响、感测缺陷、第二位影响以及周期限度所定义。清除限度(EraseMargin，EM)为低临界电压的设计参数的总和。
请参考图2～4，其绘示感测比位于闪存的存储单元侧的架构图。其中，图2的架构是用以判断高临界电压电荷流失存储单元，图3的架构是用以判断低临界电压电荷增益存储单元，以及图4的架构是用以判断高临界电压电荷流失存储单元与低临界电压电荷增益存储单元。如图2～4所示，电流电压转换器直接地将存储单元电流转换为电压。
请参考图5，其为依照图2～4的感测比A、B与C所绘示的感测放大器信号电压与字符线电压的关系图。举例而言，感测比A为1∶1；感测比B为1∶X(X＞1)，其中X是等于2；而感测比C为1∶Y(Y＜1)，其中Y是等于2/3。
请参考图6～8，其绘示感测比位于闪存的参考存储单元侧的架构图。其中，图6的架构是用以判断高临界电压电荷流失存储单元，图7的架构是用以判断低临界电压电荷增益存储单元，以及图8的架构是用以判断高临界电压电荷流失存储单元与低临界电压电荷增益存储单元。
请参考图9，其为依照图6～8的感测比A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。举例而言，感测比A为1∶1；感测比B为1∶X(X＞1)，其中X是等于3/2；而感测比C为1∶Y(Y＜1)，其中Y是等于1/2。
请参考图10，其绘示感测放大器信号的电流电压关系图。请同时参考图11，其绘示以存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。此电流电压关系图显示了用以编程以及初始或清除状态的转换特性。图11所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]大于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]小于V[Iref]，则感测比B(1∶X，X＞1)通过判断V[Iref]＞V[(Icell-0)×(X)]代表一般的“0”位以判断存储单元为“ 0”/高临界电压，或V[Iref]＜V[(Icell-0)×(X)]代表电荷流失位需要被更新。
请参考图12，其绘示感测放大器信号的电流电压关系图。请同时参考图13，其绘示以存储单元侧的感测比来更新“1”电荷增益存储单元的流程图。图13所显示的方法首先系以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]大于V[Iref]，则感测比B(1∶Y，Y＜1)通过判断V[Iref]＜V[(Icell-1)×(Y)]代表一般的“1”位以判断存储单元为“ 1”/低临界电压，或V[Iref]＞V[(Icell-1)×(Y)]代表电荷增益位需要被更新。若感测比C判断V[(Icell-1)×(Y)]大于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若感测比C判断V[(Icell-1)×(Y)]小于V[Iref]，则自更新位(Refresh Unit，RU)将数据读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图14，其绘示以存储单元侧的感测比来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。此方法首先是以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)判断V[Icell]是否大于V[Iref]。若V[Icell]小于V[Iref]，则感测比B(1∶X，X＞1)接着判断V[(Icell-0)×(X)]是否大于V[Iref]。若V[(Icell-0)×(X)]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[(Icell-0)×(X)]大于V[Iref]，则对存储单元进行更新与重新编程。然后，再判断是否为最后一个存储单元。
若感测比A(1∶1)发现V[Icell]大于V[Iref]，则感测比C(1∶Y，Y＜1)接着判断V[(Icell-1)×(Y)]是否大于V[Iref]。若V[(Icell-1)×(Y)]大于V[Iref]，则结束此方法当判断为最后一个存储单元。若不为最后一个存储单元，继续以固定的栅极电压来读取下一个存储单元，并由感测比A开始重复此方法。然而，若V[(Icell-1)×(Y)]大于V[Iref]，则对存储单元进行更新与重新编程。然后，再判断是否为最后一个存储单元。若V[(Icell-1)×(Y)]小于V[Iref]，则将数据由更新位读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图15，其为感测放大器的电流电压关系图。请同时参考图16，其绘示以参考存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。图16所显示的方法首先系以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]大于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]小于V[Iref]，则感测比C(1∶Y，Y＜1)通过判断V[(Iref)×(Y)]＞V[Icell-0]代表一般的“0”位以判断存储单元为“0”/高临界电压，或V[(Iref)×(Y)]＜V[Icell-0]代表电荷流失位需要被更新。
请参考图17，其为感测放大器的电流电压关系图。请同时参考图18，其绘示以参考存储单元侧的感测比来更新“0”电荷流失存储单元的流程图。图18所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]大于V[Iref]，则感测比B(1∶X，X＞1)通过判断V[(Iref)×(X)]＜V[(Icell-1)]代表一般的“1”位以判断存储单元为“1”/低临界电压，或V[(Iref)×(X)]＜V[(Icell-1)]代表电荷增益位需要被更新。若感测比B判断V[(Icell-1)]大于V[(Iref)×(X)]，则结束此方法当判断为最后一个存储单元。若不为最后一个存储单元，则读取下一个存储单元，并重复此方法。然而，若感测比B判断V[(Icell-1)]小于V[Iref]，则对存储单元进行更新与重新编程。然后，再判断是否为最后一个存储单元。若V[(Icell-1)×(Y)]小于V[(Iref)×(X)]，则将数据由更新位读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图19，其绘示以参考存储单元侧的感测比来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。此方法首先是以固定的栅极电压Vg来读取存储单元。然后，感测比A(1∶1)判断V[Icell]是否大于V[Iref]。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则感测比C(1∶Y，Y＜1)判断V[Icell-0]是否大于V[(Iref)×(Y)]。若V[Icell-0]小于V[(Iref)×(Y)]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[(Icell-0)]大于V[Iref]，则此方法对存储单元进行更新与重新编程。然后再判断是否为最后一个存储单元。
若感测比A(1∶1)发现V[Icell]大于V[Iref]，则感测比B(1∶X，X＞1)判断V[(Icell-1)]是否大于V[(Iref)×(X)]。若V[(Icell-1)]大于V[(Iref)×(X)]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法。若V[(Icell-l)]小于V[(Iref)×(X)]，则将数据由更新位读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图20～22，其绘示感测比位于闪存的参考存储单元侧的架构图。其中，图20的架构是用以判断高临界电压电荷流失存储单元，图21的架构是用以判断低临界电压电荷增益存储单元，以及图22的架构是用以判断高临界电压电荷流失存储单元与低临界电压电荷增益存储单元。如图20～22所示，电流电压转换器直接地将存储单元电流转换为电压。
请参考图23，其为依照图20～22的感测比A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。举例而言，Iref-RE＝(3/2)×(Iref)，且Iref-R＝(1/2)×(Iref)。
请参考图24，其绘示感测放大器信号的电流电压关系图。请同时参考图25，其绘示以参考存储单元来更新“0”电荷流失存储单元的流程图。图25所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，Iref存储单元通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]大于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]小于V[Iref]，则Iref-R存储单元通过判断V[Iref-R]＞V[(Icell-0)]代表一般的“0”位以判断存储单元为“0”/高临界电压，或V[Iref-R]＜V[(Icell-0)]代表电荷流失位需要被更新。
请参考图26，其绘示感测放大器信号的电流电压关系图。请同时参考图27，其绘示以参考存储单元来更新“1”电荷增益存储单元的流程图。图27所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，Iref存储单元通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]大于V[Iref]，则Iref-RE存储单元通过判断V[Iref-RE]＜V[(Icell-1)]代表一般的“1”位以判断存储单元为“1”/低临界电压，或V[Iref-RE]＞V[(Icell-1)]代表电荷流失位需要被更新。若Iref-RE存储单元判断V[(Icell-1)]大于V[Iref-RE]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若Iref-RE判断V[(Icell-1)]小于V[Iref-RE]，则自更新位将数据读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图28，其绘示以参考存储单元来更新“1”电流增益存储单元与“0”电荷流失存储单元的流程图。此方法首先是以固定的栅极电压Vg来读取存储单元。然后，Iref存储单元判断V[Icell-1]＞V[Iref]＞V[Icell-0]。若V[Icell]小于V[Iref]，则Iref-R存储单元接着判断V[(Icell-0)]是否大于V[Iref-R]。若V[(Icell-0)]小于V[Iref-R]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[(Icell-0)]大于V[Iref-R]，则此方法对存储单元进行更新与重新编程。然后再判断是否为最后一个存储单元。
若V[Icell]大于V[Iref]，则Iref-RE判断V[(Icell-1)]是否大于V[Iref-RE]。若V[(Icell-1)]大于V[Iref-RE]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法。若V[(Icell-1)]小于V[Iref-RE]，则将数据由更新位读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图29～31，其绘示电流镜位于闪存的参考存储单元侧的架构图。其中，图29的架构是用以判断高临界电压电荷流失存储单元，图30的架构是用以判断低临界电压电荷增益存储单元，以及图31的架构是用以判断高临界电压电荷流失存储单元与低临界电压电荷增益存储单元。
请参考图32，其为依照图29～31的电流镜A、B与C所绘示的感测放大器信号电压与读取字符线电压的关系图。举例而言，参考电流为Iref，若X＝3/2，Iref-B＝(3/2)×(Iref)，且若Y＝1/2，Iref-C＝(1/2)×(Iref)。
请参考图33～36，其绘示电流镜位于闪存的存储单元侧的架构图。其中，图33的架构是用以判断高临界电压电荷流失存储单元，图34的架构是用以判断低临界电压电荷增益存储单元，以及图35的架构是用以判断高临界电压电荷流失存储单元与低临界电压电荷增益存储单元。
请参考图36，其为依照第33～35图的感测比A、B与C所绘示的感测放大器信号电压与字符线电压的关系图。举例而言，存储单元电流为Icell，若X＝2，则存储单元电流为2×(Icell)，且若Y＝2/3，则存储单元电流为(2/3)×(Icell)。
请参考图37，其绘示感测放大器信号的电流电压关系图。请同时参考图38，其绘示以参考存储单元侧的电流镜来更新“0”电荷流失存储单元的流程图。图38所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，电流镜A通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]大于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]小于V[Iref]，则电流镜C通过判断V[Iref-C]＝V[(Iref)×(Y)]＞V[Icell]代表一般的“0”位以判断存储单元为“0”/高临界电压，或V[Iref-C]＝V[(Iref)×(Y)]＜V[Icell-0]代表电荷流失位需要被更新。举例而言，电流镜A利用Iref，且当Y＝1/2时，电流镜C的参考电流为Iref-C＝(1/2)×Iref。
请参考图39，其绘示感测放大器信号的电流电压关系图。请同时参考图40，其绘示以参考存储单元侧的电流镜来更新“1”电荷增益存储单元的流程图。图40所显示的方法首先是以固定的栅极电压Vg来读取存储单元。然后，电流镜A通过判断V[Icell-1]＞V[Iref]＞V[Icell-0]，以判断此存储单元为“0”/高临界电压或“1”/低临界电压。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[Icell]大于V[Iref]，则电流镜B通过判断V[Iref-B]＝V[(Iref)×(X)]＜V[Icell-1]代表一般的“1”位以判断存储单元为“1”/低临界电压，或V[Iref-B]＝V[(Iref)×(X)]＞V[Icell-1]代表电荷增益位需要被更新。若电流镜B判断V[(Icell-1)]大于V[Iref-B]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[(Icell-1)]小于V[Iref-B]，则自更新位将数据读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图41，其绘示以参考存储单元侧的电流镜来更新“1”电荷增益存储单元与“0”电荷流失存储单元的流程图。此方法首先是以固定的栅极电压Vg来读取存储单元。然后，电流镜A判断V[Icell]是否大于V[Iref]。若V[Icell]小于V[Iref]，则电流镜C接着判断V[(Icell-0)]是否大于V[Iref-C]。若V[(Icell-0)]小于V[Iref-C]，则接着判断是否为最后一个存储单元。若为最后一个存储单元，则结束此方法；若不为最后一个存储单元，则对下一个存储单元进行读取，并重复此方法。然而，若V[(Icell-0)]大于V[Iref-C]，则对存储单元进行更新与重新编程。然后，再判断是否为最后一个存储单元。
若V[Icell]大于V[Iref]，则电流镜B接着判断V[(Icell-1)]是否大于V[Iref-B]。若V[(Icell-1)]大于V[Iref-B]，则结束此方法当判断为最后一个存储单元。若V[(Icell-1)]小于V[Iref-B]，则将数据由更新位读取至存储器，然后清除更新位，再对数据进行编程以由存储器移至更新单元，最后结束此方法。
请参考图42，其绘示具有256个1M位扇区的闪存的示意图。由图可知，每一扇区具有四个更新位，且每一更新位具有对应的更新索引(RefreshIndex，RI)。对于每个操作而言，无论是清除扇区、启动或休眠模式，此更新方法是一种嵌入式的功能。
请参考图43，其绘示于存储单元侧利用不同的感测比仅更新高临界电压电荷流失存储单元的方块图。举例而言，感测比A为1∶1，感测比B为1∶X，X＞1，例如X＝2。
请参考图44，其绘示于存储单元侧利用不同的感测比仅更新低临界电压电荷增益存储单元的方块图。举例而言，感测比A为1∶1，感测比C为1∶Y，Y＜1，例如Y＝2/3。
请参考图45，其绘示于存储单元侧利用不同的感测比更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。举例而言，感测比A为1∶1，感测比B为1∶X，X＞1，例如X＝2，感测比C为1∶Y，Y＜1，例如Y＝2/3。
请参考图46，其绘示于参考存储单元侧利用不同的感测比仅更新高临界电压电荷流失存储单元的方块图。举例而言，感测比A为1∶1，感测比C为1∶Y，Y＜1，例如Y＝1/2。
请参考图47，其绘示于参考存储单元侧利用不同的感测比仅更新低临界电压电荷增益存储单元的方块图。举例而言，感测比A为1∶1，感测比B为1∶X，X＞1，例如X＝3/2。
请参考图48，其绘示于参考存储单元侧利用不同的感测比更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。举例而言，感测比A为1∶1，感测比B为1∶X，X＞1，例如X＝3/2，感测比C为1∶Y，Y＜1，例如Y＝1/2。
请参考图49，其绘示利用不同的参考存储单元仅更新高临界电压电荷流失存储单元的方块图。举例而言，Iref-R＝(1/2)×(Iref)。
请参考图50，其绘示利用不同的参考存储单元仅更新低临界电压电荷增益存储单元的方块图。举例而言，Iref-RE＝(3/2)×(Iref)。
请参考图51，其绘示利用不同的参考存储单元更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。举例而言，Iref-RE＝(3/2)×(Iref)，Iref-R＝(1/2)×(Iref)。
请参考图52，其绘示利用位于参考存储单元侧的电流镜仅更新高临界电压电荷流失存储单元的方块图。举例而言，电流镜A为Iref，且电流镜C为Iref-C＝(1/2)×(Iref)。
请参考图53，其绘示利用位于参考存储单元侧的电流镜仅更新低临界电压电荷增益存储单元的方块图。举例而言，电流镜A为Iref，且电流镜B为Iref-B＝(3/2)×(Iref)。
请参考图54，其绘示利用位于参考存储单元侧的电流镜更新高临界电压电荷流失存储单元与低临界电压电荷增益存储单元的方块图。举例而言，电流镜A为Iref，电流镜B为Iref-B＝(3/2)×(Iref)，电流镜C为Iref-C＝(1/2)×(Iref)。
请参考图55，其绘示利用位于参考存储单元侧的“0”存储单元电荷流失的感测比的更新方法的流程图。请同时参考图56，其绘示位于参考存储单元侧的需要被更新的电荷流失位。如图55所示，此方法首先将N设定为0。然后对RI(N)进行读取以判断其状态。若RI(N)＝0，则将N加1。接着，判断N是否等于1024。若是，则以“1”来清除RI(0)至RI(1023)，且由第一个步骤开始重复此方法。若否，则回到对RI(N)进行读取的步骤。
当储存于RI(N)的数据等于“1”时，重新更新RU(N)。接着，以固定的栅极电压Vg来读取存储单元。然后，感测比A判断V[Icell]＞V[Iref]。若V[Icell]大于V[Iref]，则接着判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。
若V[Icell]小于V[Iref]，则感测比C判断V[Icell-0]＞V[(Iref)×(Y)]。若V[Icell-0]小于V[(Iref)×(Y)]，则接着判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。若V[Icell-0]大于V[(Iref)×(Y)]，则对存储单元进行更新以及重新编程。然后，判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。
如图56所示，其为以感测比A与感测比C来判断需要被更新的位的一例。举例而言，感测比A为1∶1，且感测比C为1∶Y，Y＝1/2，而图56中显示需要被更新的位发生的位置。
请参考图57，其绘示利用位于参考存储单元侧的“1”存储单元电荷增益的感测比的更新方法的流程图。请同时参考图58，其绘示位于参考存储单元侧的需要被更新的电荷增益位。此方法首先将N设定为0。然后对RI(N)进行读取以判断其状态。若RI(N)＝0，则将N加1。接着，判断N是否等于1024。若是，则以“1”来清除RI(0)至RI(1023)，且由第一个步骤开始重复此方法。若否，则回到对RI(N)进行读取的步骤。
当储存于RI(N)的数据等于“1”时，重新更新RU(N)。接着，以固定的栅极电压Vg来读取存储单元。然后，感测比A判断V[Icell]＞V[Iref]。若V[Icell]小于V[Iref]，则接着判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。
若V[Icell]大于V[Iref]，则感测比B判断V[Icell-1]＞V[(Iref)×(X)]。若V[Icell-1]大于V[(Iref)×(X)]，则接着判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。若V[Icell-1]小于V[(Iref)×(X)]，则将RU(N)的数据读取至存储器，然后清除RU(N)，且自存储器将数据进行编程以移至RU(N)。最后，以“0”对RI(N)重新编程，且结束此方法。
如图58所示，其为以感测比A与感测比B来判断需要被更新的位的一例。举例而言，感测比A为1∶1，且感测比B为1∶X，X＝3/2，而图58中显示需要被更新的位发生的位置。
请参考图59，其绘示利用位于参考存储单元侧的“0”存储单元电荷流失与“1”存储单元电荷增益的感测比的更新方法的流程图。
此方法首先将N设定为0。然后对RI(N)进行读取以判断其状态。若RI(N)＝0，则将N加1。接着，判断N是否等于1024。若是，则以“1”来清除RI(0)至RI(1023)，且由第一个步骤开始重复此方法。若N小于1024，则回到对RI(N)进行读取的步骤。当储存于RI(N)的数据等于“1”时，重新更新RU(N)。接着，以固定的栅极电压Vg来读取存储单元。然后，感测比A判断V[Icell]＞V[Iref]。若V[Icell]小于V[Iref]，则感测比C判断V[Icell-0]＞V[(Iref)×(Y)]。若V[Icell-0]大于V[(Iref)×(Y)]，则对存储单元进行更新以及重新编程。然后，判断是否为最后一个存储单元。若V[Icell-0]小于V[(Iref)×(Y)]，则接着判断是否为最后一个存储单元。若不为最后一个存储单元，则以固定的栅极电压Vg来读取下一个存储单元，并回到以感测比A进行判断的步骤。若为最后一个存储单元，则以“0”对RI(N)重新编程，且结束此方法。
然而，若V[Icell]大于V[Iref]，则感测比B判断V[Icell-1]＞V[(Iref)×(X)]。若V[Icell-1]大于V[(Iref)×(X)]，则接着判断是否为最后一个存储单元。若V[Icell-1]小于V[(Iref)×(X)]，则将RU(N)的数据读取至存储器，然后清除RU(N)，且自存储器将数据进行编程以移至RU(N)。最后，以“0”对RI(N)重新编程，且结束此方法。
于本发明的另一种实施例中，Iref是由参考存储单元电流电平所产生，而非实际上的参考存储单元的参考存储单元电流。
于本发明一较佳实施例中，此单一且较低的控制栅极电压Vg的范围是由0V至10V。
于图29中，电流镜是用以产生电流(A)与电流(C)。电流(A)的值是与参考存储单元电流Iref相同，而电流(C)的值为参考存储单元电流Iref的二分之一。
本发明上述实施例所揭露的存储单元的更新方法是用以缩短处理的时间，且提供较高的数据保存力与耐力，而不会增加处理的复杂度。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种闪存的更新方法，用以测试闪存的多个存储单元是否需要进行更新，该方法包括(a)读取该闪存的该些存储单元；(b)利用多个不同的感测比来判断该些存储单元是否需要进行更新；以及(c)对该些存储单元中需要进行更新的存储单元进行更新。
2.根据权利要求1所述的闪存的更新方法，其中，于步骤(a)中，该闪存的该些存储单元的读取仅需消耗固定的栅极电压。
3.根据权利要求1所述的闪存的更新方法，其中，该些不同的感测比的一感测比为1∶1，而另一感测比为1∶X，其中X是实质上大于1。
4.根据权利要求1所述的闪存的更新方法，其中，该些不同的感测比的一感测比为1∶1，而另一感测比为1∶Y，其中Y是实质上小于1。
5.根据权利要求1所述的闪存的更新方法，其中，该固定的栅极电压约为零伏特至十伏特的范围。
6.一种闪存的更新方法，用以测试闪存的多个待测存储单元是否需要进行更新，对于各该些待测存储单元而言，该方法包括(a)读取该待测存储单元；(b)测量该待测存储单元的存储单元电流，且于第一感测比之下，将该存储单元电流转换为第一转换电压；(c)提供参考存储单元电流电平，且将该参考存储单元电流电平转换为参考存储单元的转换电压；(d)将该存储单元电流的该第一转换电压与该参考存储单元的该转换电压进行比较；以及(e)(i)若该存储单元电流的该第一转换电压是大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤；(e)(ii)若该存储单元该电流的该第一转换电压不大于该参考存储单元的该转换电压，则于第二感测比之下，将该存储单元电流转换为第二转换电压，其中，该第二感测比是不同于该第一感测比，再将该存储单元电流的该第二转换电压与该参考存储单元的该转换电压进行比较，且若该存储单元电流的该第二转换电压是大于该参考存储单元的该转换电压，则更新该存储单元，若该存储单元电流的该第二转换电压不大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤。
7.根据权利要求6所述的闪存的更新方法，其中，于步骤(a)中，该闪存的该些存储单元的读取仅需消耗固定的栅极电压。
8.根据权利要求6所述的闪存的更新方法，其中，该些待测存储单元为电荷流失存储单元。
9.根据权利要求6所述的闪存的更新方法，其中，该些不同的感测比的一感测比为1∶1，而另一感测比为1∶X，其中X是实质上大于1。
10.根据权利要求6所述的闪存的更新方法，其中，该些不同的感测比的一感测比为1∶1，而另一感测比为1∶Y，其中Y是实质上小于1。
11.一种闪存的更新方法，用以测试闪存的多个待测存储单元是否需要进行更新，对于各该些待测存储器而言，该方法包括(a)读取该待测存储单元；(b)测量该待测存储单元的存储单元电流，且于第一感测比之下，将该存储单元电流转换为第一转换电压；(c)提供参考存储单元电流电平，且将该参考存储单元电流电平转换为参考存储单元的转换电压；(d)将该存储单元电流的该第一转换电压与该参考存储单元的该转换电压进行比较；以及(e)(i)若该存储单元电流的该第一转换电压不大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤；(e)(ii)若该存储单元电流的该第一转换电压是大于该参考电存储单元的该转换电压，则于第二感测比之下，将该存储单元电流转换为第二转换电压，其中，该第二感测比是不同于该第一感测比，再将该存储单元电流的该第二转换电压与该参考存储单元的该转换电压进行比较，且若该存储单元电流的该第二转换电压不大于该参考存储单元的该转换电压，则更新该存储单元，若该存储单元电流的该第二转换电压是大于该参考存储单元的该转换电压，则对下一个待测存储单元执行(a)-(d)的步骤。
12.根据权利要求11所述的闪存的更新方法，其中，于步骤(a)中，该闪存的该些待测存储单元的读取仅需消耗固定的栅极电压。
13.一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个与该待测存储单元有关的电压转换器，各该些电流电压转换器皆具有不同的感测比，各该些电流电压转换器的输入端是耦接至该待测存储单元的输出端，各该些电流电压转换器的输出端是耦接至该感测放大器的该第一输入端；以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第一输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
14.一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个与该参考存储单元有关的电流电压转换器，各该些电流电压转换器皆具有不同的感测比，各该些电流电压转换器的输入端是耦接至该参考存储单元电流电平的输出端，各该些电流电压转换器的输出端是耦接至该感测放大器的该第二输入端；以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第二输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
15.一种感测放大器电路，用以更新闪存的多个存储单元，该电路包括感测放大器，包括第一输入端，用以接收待测存储单元的存储单元电流的转换电压；以及第二输入端，用以接收参考存储单元电流电平的转换电压；多个参考存储单元，各该些参考存储单元皆具有不同的参考电流，以及开关，于预定时间之内，该开关仅容许该些电流电压转换器其中之一电流电压转换器的输出端电性连接至该感测放大器的该第二输入端；其中，该感测放大器的输出端用以判断是否对该闪存的该些存储单元进行更新。
全文摘要
一种闪存的更新方法。首先，测试闪存的多个存储单元，以判断是否对此些存储单元进行更新。然后，读取此些存储单元，且利用多个不同的感测比来判断是否有任何的存储单元需要被更新。若有任何存储单元需要被更新，则对其进行更新。只要利用固定的栅极电压即可对此些存储单元进行读取。
文档编号G11C16/10GK1937082SQ20061009087
公开日2007年3月28日 申请日期2006年6月26日 优先权日2005年6月24日
发明者何濂泽 申请人:旺宏电子股份有限公司