专利名称：：移位寄存器的制作方法
技术领域：
：本发明关于一种移位寄存器(shiftregister),且特别关于一种将内部信号进行逻辑运算以取代时钟脉冲信号的移位寄存器。
背景技术：
：现今的移位寄存器已经有广泛的应用，例如应用在薄膜液晶显示面板(thinfilmtransistorliquidcrystaldisplaypanel,简称为TFTLCD面板)的源极驱动器(sourcedriver)和栅极驱动器(gatedriver)。移位寄存器是由多个阶级电路串联组成，图1为传统移位寄存器其中一个阶级电路的电路示意图。图1的阶级电路包括反相器(inverter)I广I4、三相反相器T1T4以及与非门(NANDgate)NG。图1的阶级电路(stagecircuits)接收来自上一个阶级电路的输入信号IN,在输出使能信号0E使能时提供输出信号0UT。反相器13接收时钟脉冲信号CK，输出反相的时钟脉冲信号CKB。时钟脉冲信号CK及CKB控制三相反相器T广T4。三相反相器T3则提供下一个阶级电路的输入信号。图2为将五个如图1所示的阶级电路串联操作的信号时序图，其中IN为第一个阶级电路的输入信号，CK为时钟脉冲信号，OE为输出使能信号，01至05分别为第一至第五个阶级电路的输出信号。如图2所示，输出信号0105可用作TFTLCD面板其中五条扫描线的薄膜晶体管开关信号。图1的每一个三相反相器都有相同结构，以T1为例，图3为三相反相器T1的电路示意图。三相反相器Tl包括P型金属氧化物半导体场效应管(p-channelmetaloxidesemiconductorfieldeffecttransistor,简称为PMOS场效应管)Pl、P2以及N型金属氧化物半导体场效应管(n-channelmetaloxidesemiconductorfieldeffecttransistor,简称为NM0S场效应管)Nl、N2。三相反相器T1有四个端点，分别为输入端SI、输出端S0、第一控制端SC1、以及第二控制端SC2。如图3所示，PM0S场效应管P1电性连接于输入端SI与电压源VDD。PMOS场效应管P2电性连接于控制端SCl、PMOS场效应管PI与输出端S0。丽0S场效应管Nl电性连接于输入端SI与接地端GND。最后，丽0S场效应管N2电性连接于控制端SC2、NM0S场效应管Nl与输出端S0。由三相反相器Tl的电路可推导出如表l所示的输出状态。表l，三相反相器的输出状态<table>tableseeoriginaldocumentpage6</column></row><table>上述传统移位寄存器的缺点在于三相反相器会因为外部时钟脉冲信号的耦合造成状态的不稳定，进而造成多余的电力损耗，而且由于外部时钟脉冲的震荡频率比移位寄存器的操作频率高出许多，例如若上述移位寄存器应用在320x240解析度的TFTLCD面板的栅极驱动器，则时钟脉冲信号CK及CKB的周期约为50us，而移位寄存器的操作周期约为16.6ras，相差333倍，不必要的高频震荡也会造成多余的电力损耗。如能消除以上的耗电原因，即可降低整个电路的耗电量。
发明内容本发明的目的是在提供一种低耗电的移位寄存器。为达成上述及其他目的，本发明提出一种移位寄存器，包括多个阶级电路，每一个上述阶级电路皆包括移位电路，用以接收输入信号并提供输出信号。此输出信号为输入信号经过逻辑运算与延迟而来。除了上述阶级电路当中的第一个以外，每一个阶级电路还包括逻辑电路，用以根据所属阶级电路的内部信号产生至少一个控制信号，以取代对应的移位电路操作所需的时钟脉冲信号当中的至少一个。上述的移位寄存器，在一实施例中，移位电路包括两个反相器以及四个三相反相器。其中第一三相反相器具有输入端、第一控制端、第二控制端、及输出端，以输入端接收输入信号，以第一控制端接收第一时钟脉冲信号，以第二控制端接收第二时钟脉冲信号。第一反相器具有输入端及输出端，以输入端电性连接第一三相反相器的输出端。第二三相反相器具有输入端、第一控制端、第二控制端、及输出端，以输入端电性连接第一反相器的输出端，以第一控制端接收第一控制信号，以第二控制端接收第二控制信号，以输出端电性连接第一反相器的输入端。第三三相反相器具有输入端、第一控制端、第二控制端、及输出端，以输入端电性连接第二三相反相器的输出端，以第一控制端接收第二时钟脉冲信号，以第二控制端接收第一时钟脉冲信号。第二反相器具有输入端及输出端，以输入端电性连接第三三相反相器的输出端，上述输出信号为根据第二反相器的输出所产生。第四三相反相器具有输入端、第一控制端、第二控制端、及输出端，以输入端电性连接第二反相器的输出端，以第一控制端接收第一控制信号，以第二控制端接收第二控制信号，以输出端电性连接第二反相器的输入端。上述的移位寄存器，在一实施例中，逻辑电路包括异或非门(XNORgate)以及第三反相器。异或非门具有第一输入端、第二输入端、及输出端，以第一输入端电性连接所属阶级电路的第二反相器的输出端，以第二输入端电性连接第一反相器的输出端，输出第一控制信号。第三反相器接收第一控制信号并输出第二控制信号。上述的移位寄存器，在一实施例中还包括一与非门。此与非门具有第一输入端、第二输入端、及输出端，以第一输入端接收输出使能信号，以第二输入端电性连接第二反相器的输出端。上述输出信号为根据此与非门的输出而产生。上述的移位寄存器，在一实施例中还包括第五反相器。此第五反相器具有输入端及输出端，以输入端电性连接与非门的输出端，输出上述的输出信号。依照本发明的较佳实施例所述，本发明使用阶级电路的内部信号产生控制信号，用以取代同一个阶级电路操作所需的部分时钟脉冲信号。因此可避免外部时钟脉冲信号的耦合所造成的不稳定，也可以避免不必要的高频时钟脉冲震荡，进而降低移位寄存器的耗电量。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的较佳实施例，并配合附图作详细说明如下。图1为现有的移位寄存器的阶级电路的电路示意图。图2为现有的移位寄存器的信号时序图。图3为三相反相器的电路示意图。图4为根据于本发明一实施例的移位寄存器的电路示意图。图5为图4的异或非门示意图。图6及图7为图4的移位寄存器的信号时序图。具体实施方式图4为根据于本发明较佳实施例的移位寄存器的电路示意图。图4的移位寄存器包括三个阶级电路410、420、430。其中第一个阶级电路410只包括移位电路411，其余每一个阶级电路皆包括一个移位电路和一个逻辑电路，也就是说，阶级电路420包括移位电路421和逻辑电路422，阶级电路430包括移位电路431和逻辑电路432。移位电路411、421、431各自接收输入信号IN13并各自提供输出信号0UT13,每一个输出信号都是对应的输入信号经过逻辑运算与延迟而来。第一个输入信号IN1是由外部的系统提供，其余每一个输入信号都是由上一个阶级电路提供至下一个阶级电路。至于逻辑电路422的作用是根据所属阶级电路420的内部信号产生至少一个控制信号，然后以上述控制信号取代对应的移位电路421操作所需的时钟脉冲信号当中的至少一个。同理，逻辑电路432的作用是根据所属阶级电路430的内部信号产生至少一个控制信号，然后以上述控制信号取代对应的移位电路431操作所需的时钟脉冲信号当中的至少一个。虽然本实施例的移位寄存器只包含三个阶级电路，在本发明的其他实施例中，移位寄存器可包含任意数量的阶级电路。移位电路411和图1的电路相同，在此不赘述。移位电路421和431的结构相同，以移位电路421为例，移位电路421包括反相器I21、122、124、125、三相反相器T2广T24、以及与非门NG2。本实施例的每一个三相反相器都具有输入端、第一控制端、第二控制端、及输出端，每一个反相器都具有输入端及输出端。其中三相反相器T21以输入端接收输入信号IN2，以第一控制端接收时钟脉冲信号CK，以第二控制端接收时钟脉冲信号CKB。输入信号IN2来自上一个阶级电路410的三相反相器T13的输出端。反相器I21以输入端电性连接三相反相器T21的输出端。三相反相器T22以输入端电性连接反相器121的输出端，以第一控制端接收控制信号C21，以第二控制端接收控制信号C22，以输出端电性连接反相器I21的输入端。三相反相器T23以输入端电性连接三相反相器T22的输出端，以第一控制端接收时钟脉冲信号CKB，以第二控制端接收时钟脉冲信号CK。反相器122以输入端电性连接三相反相器T23的输出端。三相反相器T24以输入端电性连接反相器122的输出端，以第一控制端接收控制信号C21，以第二控制端接收控制信号C22，以输出端电性连接反相器I22的输入端。与非门NG2具有第一输入端、第二输入端、及输出端，以第一输入端接收输出使能信号OE，以第二输入端电性连接反相器I22的输出端。反相器I25以输入端电性连接与非门NG2的输出端，提供输出信号0UT2。上述的时钟脉冲信号CKB为时钟脉冲信号CK经过反相器124而产生，因此时钟脉冲信号CKB为时钟脉冲信号CK的反相信号。图4当中每一个逻辑电路的结构都相同，以逻辑电路422为例，逻辑电路422包括异或非门XG2以及反相器123。本实施例的异或非门都有相同结构，以图5绘示的异或非门XG2为例，XG2有四个输入端A1、AB1、Bl、BB1以及一个输出端Y1。其中输入端Al及AB1接收的信号互为反相，另一方面，输入端B1及BB1接收的信号也互为反相。所以由输入端Al、Bl的逻辑状态即可决定输出端Yl的逻辑状态。表2为异或非门XG2的真值表。异或非门XG3的真值表和XG2相同，只是将输入端分别改为A2、AB2、B2、BB2，将输出端改为Y2。表2，异或非门XG2的真值表<table>tableseeoriginaldocumentpage9</column></row><table>图4的异或非门XG2以输入端Al电性连接反相器122的输出端，以输入端AB1电性连接三相反相器T23的输出端，以输入端Bl电性连接反相器121的输出端，以输入端BB1电性连接三相反相器T21的输出端，并且输出控制信号C21。如图4所示，异或非门XG2四个输入端的信号皆来自XG2所属的阶级电路420。在本发明其他实施例中可以使用只有A、B两个输入端的异或非门，至于AB、BB两个输入端的信号可根据A、B两端的信号自行产生。逻辑电路422还包括反相器123，用以接收控制信号C21并输出控制信号C22。阶级电路420就是以控制信号C21及C22取代三相反相器T22及T24原本接收的时钟脉冲信号CK及CKB。图6为图4的移位寄存器经过模拟产生的信号时序图，包括异或非门XG2的输入端AB1、Bl所接收的信号、控制信号C21、C22、以及时钟脉冲信号CK、CKB。如图6所示，控制信号C21、C22并非替代时钟脉冲信号CK、CKB的每一个周期，而是只替代移位电路421实际需要的部分，如此降低信号的震荡频率，就可以降低耗电。图7为图4的移位寄存器经过模拟产生的另一个信号时序图，包括第一个阶级电路410接收的输入信号IN1、时钟脉冲信号CK、输出使能信号OE、以及由阶级电路410、420、430分别提供的输出信号0UT13。如图7所示，图4的移位寄存器确实可提供和传统移位寄存器相同的输出信号0UT广3。本实施例使用逻辑电路根据阶级电路的内部信号产生控制信号，以取代同一个阶级电路操作所需的部分时钟脉冲信号，可避免外部时钟脉冲信号的耦合所造成的不稳定，也可以避免不必要的高频时钟脉冲震荡，进而降低耗电量。下列的表3为传统移位寄存器和本实施例的耗电模拟结果，如表3所示，本实施例可大幅降低移位寄存器的电路操作频率、消耗电流、以及电能消耗。任何移位寄存器的应用领域，例如TFTLCD面板的源极驱动器与栅极驱动器等，皆可使用本发明提出的改进。表3，移位寄存器耗电比较<table>tableseeoriginaldocumentpage10</column></row><table>虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。权利要求1.一种移位寄存器，包括多个阶级电路，每一该些阶级电路包括一移位电路，接收一输入信号，提供一输出信号，该输出信号为该输入信号经过逻辑运算与延迟而来；以及除了该些阶级电路当中的第一个以外，每一该些阶级电路还包括一逻辑电路，根据所属阶级电路的内部信号产生至少一个控制信号，以该控制信号取代对应的该移位电路操作所需的时钟脉冲信号当中的至少一个。2.如权利要求1所述的移位寄存器，其特征在于，该移位电路包括一第一三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端接收该输入信号，以该第一控制端接收一第一时钟脉冲信号，以该第二控制端接收一第二时钟脉冲信号；一第一反相器，具有一输入端及一输出端，以该输入端电性连接该第一三相反相器的该输出端；一第二三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第一反相器的该输出端，以该第一控制端接收一第一控制信号，以该第二控制端接收一第二控制信号，以该输出端电性连接该第一反相器的该输入端；一第三三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第二三相反相器的该输出端，以该第一控制端接收该第二时钟脉冲信号，以该第二控制端接收该第一时钟脉冲信号；一第二反相器，具有一输入端及一输出端，以该输入端电性连接该第三三相反相器的该输出端，该输出信号为根据该第二反相器的输出所产生；以及一第四三相反相器，具有一输入端、一第一控制端、一第二控制端、及一输出端，以该输入端电性连接该第二反相器的该输出端，以该第一控制端接收该第一控制信号，以该第二控制端接收该第二控制信号，以该输出端电性连接该第二反相器的该输入端；而且该逻辑电路包括一异或非门，具有一第一输入端、一第二输入端、及一输出端，以该第一输入端电性连接该阶级电路的第二反相器的输出端，以该第二输入端电性连接该第一反相器的输出端，输出该第一控制信号；以及一第三反相器，接收该第一控制信号，输出该第二控制信号。3.如权利要求2所述的移位寄存器，其特征在于，该输入信号来自该上一个阶级电路。4.如权利要求3所述的移位寄存器，其特征在于，该输入信号来自该上一个阶级电路的第三三相反相器的输出端。5.如权利要求2所述的移位寄存器，其特征在于，该第二时钟脉冲信号为该第一时钟脉冲信号的反相信号。6.如权利要求5所述的移位寄存器，其特征在于，该第二时钟脉冲信号为该第一时钟脉冲信号经过一第四反相器而产生。7.如权利要求2所述的移位寄存器，其特征在于，每一该些三相反相器在其第一控制端为一第一状态且其第二控制端为一第二状态时截止，在该第一控制端为该第二状态且该第二控制端为该第一状态时输出其输入端的反相状态。8.如权利要求7所述的移位寄存器，其特征在于，该第一状态为逻辑l，该第二状态为逻辑0。9.如权利要求8所述的移位寄存器，其特征在于，每一该些三相反相器包括一第一PMOS场效应管，电性连接于该输入端与一电压源；一第二PMOS场效应管，电性连接于该第一控制端、该第一PMOS场效应管与该三相反相器的输出端；一第一NMOS场效应管，电性连接于该输入端与一接地端；以及一第二NMOS场效应管，电性连接于该第二控制端、该第一NMOS场效应管与该输出端。10.如权利要求7所述的移位寄存器，其特征在于，该第一状态为逻辑0，该第二状态为逻辑l。11.如权利要求2所述的移位寄存器，其特征在于，该异或非门还包括一第三输入端与一第四输入端，该第三输入端电性连接于该阶级电路的第三三相反相器的输出端，该第四输入端电性连接于该第一三相反相器的输出端。12.如权利要求2所述的移位寄存器，其特征在于，还包括一与非门，具有一第一输入端、一第二输入端、及一输出端，以该第一输入端接收一输出使能信号，以该第二输入端电性连接该第二反相器的该输出端，该输出信号为根据该与非门的输出而产生。13.如权利要求12所述的移位寄存器，其特征在于，还包括一第五反相器，具有一输入端及一输出端，以该输入端电性连接该与非门的该输出端，输出该输出信号。全文摘要本发明公开了一种移位寄存器，包括多个阶级电路，每一个上述阶级电路皆包括移位电路，用以接收输入信号并提供输出信号。此输出信号为输入信号经过逻辑运算与延迟而来。除了上述阶级电路当中的第一个以外，每一个阶级电路还包括逻辑电路，用以根据所属阶级电路的内部信号产生至少一个控制信号，以取代对应的移位电路操作所需的时钟脉冲信号当中的至少一个。文档编号G11C8/04GK101118787SQ20061011093公开日2008年2月6日申请日期2006年8月3日优先权日2006年8月3日发明者廖亿丰,蔡政宏,黄俊尧申请人:中华映管股份有限公司