专利名称：双位存储器擦除校验方法及系统的制作方法
技术领域：
本发明大致涉及存储器系统，详言之，涉及用来校验电子存储器组件中，位的各区段的擦除的系统和方法。
常规闪存系以存储单元结构所构成，其中于每一存储单元之中储存有单一信息位。在这种单一位存储器结构中，每一存储单元典型地包含金属氧化物半导体晶体管(MOS)结构，具有源极、漏极、和在基底或P-井中的通道，以及覆盖在通道之上的叠层栅结构。叠层栅可进一步包含一层薄的栅极电介质层(有时称之为隧道氧化层)，该栅极电介质层系在P-井的表面上形成。叠层栅也包含有覆盖于隧道氧化层之上的多晶硅浮栅，以及覆盖于浮栅之上的共聚物(interpoly)电介质层。此共聚物电介质层通常是例如为氧化物层-氮化物层-氧化物层(ONO)层的多层绝缘体，该ONO层具有中间夹一氮化物层的两个氧化物层。最后，多晶硅控制栅覆盖于共聚物电介质层上。
控制栅连接与一行上述存储单元相联系的字线，而以典型的NOR结构形成上述存储单元的区段。此外，各存储单元的漏极区域由导电的位线连接在一起。存储单元的通道，对应于由叠层栅结构形成于该通道中的电场，而在源极和漏极之间导通电流。在NOR结构中，在单一列内的各晶体管的每个漏极端，皆连接到同一位线。此外，每一快闪存储单元均使其叠层栅终端耦合至不同的字线，而阵列中所有的快闪存储单元，皆使其源极终端耦合至公共的源极终端。在运行中，各个快闪存储单元透过各自的位线，和使用外围译码器的字线，以及用于编程(写入)、读取、或擦除等功能的控制电路，而完成寻址。
这种单一位叠层栅快闪存储单元，系通过将相对较高的电压加在控制栅，以及将源极接地并将漏极接至在源极之上的预定电位，而完成编程。跨经隧道氧化层所造成的高电场，导致称为Fowler-Nordheim@穿隧的现象发生。在此过程中，因为浮栅为共聚物电介质以及隧道氧化层所环绕，所以，在核心存储单元通道区域内的电子穿隧经过栅极氧化层进入浮栅而被捕获于浮栅中。由于所捕获电子的缘故，存储单元的阈值电压随之上升。由捕获电子所产生的存储单元阈值电压(及该处的通道导电性)的改变，即是使存储单元可予以编程的原因。
为了擦除典型的单位叠层栅快闪存储单元，需将相对较高的电压加在源极上，并将控制栅保持在负电位，而使漏极浮动。在这些条件下，便于浮栅和源极之间形成一跨越隧道氧化层的强力电场。捕获于浮栅上的电子，朝向浮栅的覆盖源极的部分流动，并聚集在该处，且通过通过隧道氧化层的fowler-Nordheim穿隧作用而从浮栅脱离，进入源极。由于电子从浮栅移出，故存储单元被擦除。
在常规的单位闪存组件中，执行擦除校验以判定在此等存储单元的每一区块或区段的各存储单元是否经过适度擦除。现今的单位擦除校验方法是提供位或存储单元擦除的校验，以及对初次校验失败的个别存储单元，应用额外补充的擦除脉冲。之后，存储单元的擦除状态再次接受校验，且此程序会持续进行，直到该存储单元或位已成功地擦除或将该存储单元标示为不可使用为止。
近来，双位快闪存储单元已正式采用，其允许在单一存储单元中储存两位信息。常规的使用于单位叠层栅结构的擦除校验方法，在某些特定情形下可用于这种双位组件。然而，仍需要有新的和改良的擦除校验方法及装置，以确保在双位存储器结构中各数据位的适度擦除，并计入其结构上的特性。
依照本发明的一个方面，提供了一种校验双位存储单元的擦除的方法，其中该双位存储单元具有第一位和第二位。所述擦除校验方法包含有以下步骤在双位存储单元中，执行判定第一位是否已适度擦除；若第一位已适度擦除，则执行在该双位存储单元中第二位是否已适度擦除的第一校验；以及若第一位已适度擦除，且若根据第一校验第二位已适度擦除，则判定该双位存储单元已适度擦除。
根据本发明的方法，在双位存储单元结构中，两个位的适度擦除的校验，保证了与存储单元中的其中一个位相关的数据保留和/或位过度擦除的问题不会对另一位的操作(例如适度擦除、读取或写入功能)有不良影响。通过这种方式，本发明提供了远在常规方法——其典型地使用于单位(例如叠层栅)存储单元类型的擦除——之上的显著的性能上的优点。此方法可进一步包含对另一双位存储单元重复上述方法，从而举例来说相关于芯片擦除或区段擦除的操作，可以逐存储单元地完成擦除校验。位擦除的校验，除了可测量存储单元中的电流来校验之外，也可透过将电压加在存储单元上的应用来执行。
除上述之外，若第一位未适度擦除，则此方法还包含擦除第一位，并在擦除第一位之后，执行第二位是否适度擦除的第二校验，其中擦除第一位包含将一电压施加到所述存储单元上。在此方式中，此方法会试图对先前并未适度擦除(例如根据此发明而在依序逐个对存储单元进行擦除校验之前，透过施加于上述存储单元的区块或区段的初次擦除操作)的个别存储单元位进行再擦除。因此，这种存储单元中的位，可经过试图对该存储单元进行再擦除而重新成为可用的——即使第一次或先前的擦除操作不符要求。
此方法可包含数次这样的选择性再擦除，以及选择性擦除再校验。举例而言，若根据第二校验，第二位得到适度擦除，则此方法可对双位存储单元中的第一位是否适度擦除重复做出判定，而若第一位已适度擦除，则在该双位存储单元中重复执行第二位是否已适度擦除的第一校验，且若第一位已适度擦除，而根据重复执行的第一校验的结果若第二位已适度擦除，则判定该双位存储单元已适度擦除。此外，若根据第二擦除校验，第二位并未适度擦除，则可擦除第二位，此后，若根据第二擦除校验，第二位已适度擦除，则可重复执行第一位是否已适度擦除的判定。再者，若第一位得到适度擦除，则可重复执行第二位是否被适度擦除的第一校验。此方法从而进入选择性再擦除，以及选择性再校验一个或两个位的适度擦除，直到这两个位均成功校验为得到适度擦除，或直到此选择性再擦除和再校验等操作已执行至最大次数以致完全无用的情况下，此方法才告终止。
根据此发明的另一方面，提供了一种方法用以擦除多个双位快闪存储单元，该方法包含以下步骤擦除多个双位快闪存储单元；校验在该多个双位快闪存储单元的至少其中一个之中的第一位的适当擦除；校验在该多个双位快闪存储单元的至少一个之中的第二位的适度的擦除；以及若上述第一和第二位得到了适度擦除，则判定该存储单元已适度擦除。此方法可进一步包含若所述第一和第二位中，其中一个位并未适度擦除，则选择性地擦除第一和第二位中的至少一个，且选择性地再校验第一和第二位中的至少一个的适度擦除。
此外，此方法也可包含以下步骤若第一位并未适度擦除，则擦除第一位；于擦除第一位之后，再校验第二位的适度擦除；若第二位已适度擦除，则于再校验第二位的适度擦除之后，再校验第一位的适度擦除；而且若第一位已适度擦除，则于再校验第一位的适度擦除之后，再一次再校验第二位的适度擦除；以及若第一和第二位已适度擦除，则判定所述多个双位存储单元的至少其中一个得到了适度擦除。
而根据本发明的再一方面，提供了一种用来校验双位存储单元的擦除的方法，该方法包含选择性校验存储单元的第一位和存储单元的第二位其中之一的适度擦除；若存储单元的第一和第二位均已适度擦除，则判定此双位存储单元得到适度擦除；而若上述第一和第二位中，有其中一个位并未适度擦除，则选择性地擦除该存储单元的第一和第二位中的至少其中一个位。此方法还可包含在选择性地擦除第一或第二位的至少其中一个位之后，选择性地再校验该第一和第二位中的其中一个位的适度擦除。
根据本发明的又一方面，提供了一种用来校验双位存储单元的适度擦除的系统。此系统包括选择性地校验存储单元的第一位和存储单元的第二位其中之一的适度擦除的装置；若存储单元的第一和第二位均已适度擦除，则判定该双位存储单元系适度擦除的装置；以及若存储单元的第一和第二位的其中之一并未适度地擦除，则选择性地擦除该存储单元的第一和第二位的至少其中之一的装置。
为了完成前述的和相关的目的，本发明所包含的特征将详细描述于下文中，并于权利要求中明确指出。以下详细提出的描述和附图系特定地说明本发明的各方面以及实施方法。然而在可实施本发明原理的许多种方式中，在此所说明的仅为其中少数几种。本发明的其它目的、优点、以及新颖的特征，可由本发明下列的详细说明，参考附图，而变得显而易见。
发明实施方式以下为结合附图所做的本发明的详细描述，其中相同的参考编号始终指的是相同的组件。本发明提供了用于校验一个或多个双位存储单元的适度擦除的方法和装置，还可在闪存组件中结合芯片擦除或区段擦除操作来运用本发明。举例而言，可执行区段擦除或编程操作以便将擦除脉冲加在闪存组件中的各存储单元上。之后，也可利用本发明来校验组件中有哪些存储单元已经适度地擦除。
此外，本发明选择性地试图对于在编程操作中未得到适度擦除的存储单元进行再擦除(例如对双位存储单元中的一个或两个个别的位，通过选择性地应用擦除电压脉冲)。本发明对于双位存储单元之中一个或两个位的适度擦除，也提供了选择性的再校验。虽然在下文中结合双位存储单元结构(其中只有一个位用于数据储存)来说明及描述本发明，但应认识到，本发明可应用于其它类型的结构和其它双位结构用途的机制中。
现参照附图，
图1展示了可实施本发明的一个或多个方面的一示范双位存储单元2。此存储单元2系包含二氧化硅层3，其中埋设多晶硅孤岛(未以编号标出)。于P型基底4上，已埋设有N+源极5和N+漏极6区域。二氧化硅层3夹在两层，即二氧化硅层7和二氧化硅层8之间。二氧化硅层3可选择性地包含氮化硅，或者任何其它形式的电荷捕获层。
多晶硅栅极216覆盖于二氧化硅层7之上。栅极9中掺杂有N型杂质(例如磷)。存储单元2能够储存两个数据位，以虚线圆圈A表示左位，而以虚线圆圈B表示右位。一般而言，双位存储单元2是对称的，因此漏极6和源极5的可对调位置。故可将左结(junction)5用作为源极端，而右结6相对于右位B则作为漏极端。依此类推，可将右结6作为源极端，而左结5相对于左位A则作为漏极端。
根据本发明的一个或多个方面，可验证双位存储单元结构的多种实施方案。特别是，本发明适用于存储器组件，在该存储器组件中，双位存储单元中的两个位(例如，存储单元2的位A和位B)均用于数据或信息储存，本发明并适用于那些双位存储单元中仅有一个位(例如存储单元2的位A)用于数据或信息储存的存储器组件。本发明的发明者已经发现，甚至当存储单元中有一个位并非用于数据储存时(例如存储单元2的位B)，数据储存位(例如位A)的编程和/或擦除也可能造成未使用位(例如位B)中产生多种不同的物理现象。
举例而言，对于存储单元2的位A反复地编程，可能造成位B中的数据保留，反之亦然。同样，反复将擦除电压脉冲加在位A上，则会造成位B的过度擦除。这些发生于未使用位B中的现象，可能会依次造成与用于数据储存的位的操作相关的效能下降(例如，有效地读取、写入/编程、和/或擦除位A的能力)。为了进一步保证存储单元的适度擦除(例如在闪存组件中区块或区段的擦除)，本发明通过选择性地对此种存储单元的各个位进行校验、擦除、和再校验，来处理这些和双位存储单元技术有关的问题。
现参照图2，说明用于存储器擦除的示范方法22，并且该方法可以有利地和一个或多个双位快闪存储单元(例如图1中的存储单元2)一起使用，举例而言，一部份的区段擦除操作即是。举例而言，一旦执行预编程操作而擦除了存储器的一区段的各数据位(例如，通过对其写入值1)，则方法22就从步骤24开始，随后于步骤26，双位存储单元的第一或AA@位(例如存储单元2的位A)接受校验。在判定步骤28，确定位A是否已经适度地擦除。依照以下对图6的更加详细的说明和描述，在方法22的步骤26、30和42中所执行的擦除校验操作均可通过将电压施加在存储单元上并感测个存储单元中的电流来实施。举例而言，当存储单元中已适度擦除的位具有较已编程的位的阈值电压为低的阈值电压时，则可将介于已编程的位的阈值电压和已擦除的位的阈值电压之间的一个适度电压施加到三端存储器结构(例如图1中的双位存储单元2)的两端上，且可感测由此产生的电流，进而判定此位是否已适度地擦除。
若位A在步骤28时已适度地擦除，则方法22进入步骤30，在此执行校验，以校验出在该双位结构存储单元中，其第二位AB@的适度擦除。在以下讨论中，双位存储单元中仅有一位(例如，位AA@)用于数据储存。然而应认识到，此方法可有利地结合双位存储单元而应用，该双位存储单元的两个位均用于数据储存。此外应认识到，这种双位存储单元中二个位的选择性校验，应考虑在一个这类位中的数据保留和过度擦除的条件影响到另一个位的操作的可能性，因此相应地提供了对这类位的选择性校验和再擦除，以便消除这种现象的交互作用或使其减至最少。
若在判定步骤32发现第二位B已适度地擦除，则此方法进入步骤34，在此判定是否有更多的存储单元(例如，在多存储单元存储器区块或区段之中)需要校验。举例而言，可选择性地使用此方法来校验特定数目(例如八或十六个)存储单元的擦除，该存储单元系以NOR结构的方式来连结——不过其它实施方案(其中任何数目的这种存储单元均可根据本发明而依序完成校验)也是可能的。
若判定步骤34有其它存储单元待校验，则此方法进入步骤36，在此步骤，有一存储单元计数器(图中未示)于再次进入步骤26之前递增。否则(例如所有这些存储单元均已校验完成)，此方法于步骤38结束。在此应注意到，方法22系于步骤36进入下个存储单元之前，或于步骤38结束操作之前，通过对每一存储单元中的两个位，校验其适度的擦除，来确保能够防备在双位存储单元中的一个位相关于其它这类位的数据保留和/或过度擦除的不良交互作用。
再参看步骤28，假使存储单元中的位A并未适度擦除(例如于步骤26通过对位A的校验而判定)，方法22就进入步骤40，在此擦除位A(例如通过将擦除脉冲施加在存储单元的两端——如以下更加详细地说明和描述的)。在此处，可再次校验位A的适度擦除。然而，本发明的发明者已发现，可能会有的对位A的反复擦除和校验，会导致一些不良结果。举例而言，反复将擦除脉冲施加在位A上，可能会造成位B的过度擦除。为了确保能够防备位B中这种过度擦除的情形，此方法22在将擦除脉冲施加至位A的步骤42之后，于步骤42校验位B的适度擦除。
通过这种方式，位B将不会受到反复将擦除脉冲加到位A(及其对位B的残余影响)的作用，而不是在每次对位A施加擦除脉冲后，就对位B本身进行校验。于步骤44中相应地判定位B(例如双位存储单元中的第二位)是否已适度地擦除。若是已擦除，则如前所述，方法22将回到步骤26，以执行位A的适度擦除的再校验。否则(位B未适度擦除时)，方法22将进入步骤46，在此于回到步骤26之前，位B将再次受到擦除(例如，通过将擦除脉冲施加到存储单元上)。就这一点而言，必须注意，在步骤46将擦除脉冲施加到位B之后，随后立即在步骤26对位A进行校验。因此这种方法便能够防止擦除脉冲反复施加到位B(及其对位A的残余影响)，也就是不在每次对位B施加擦除脉冲后，就校验位A。因此方法22能够减少在擦除校验期间所造成的位A及位B过度擦除的可能性。
进一步依照此方法22，若于步骤32，位B被判定为尚未适度擦除(例如在步骤28做出位A已适度擦除的判定之后，于步骤30所做的校验)，那么位B将于步骤46进行擦除，随后，方法22回到步骤26。因此，方法22，为了确保在步骤38的结束前，或是在步骤36进入另一该存储单元的之前，两个位均经过适度擦除(例如，于步骤32)，因而选择性地对双位存储单元中的一个或两个位(例如位AA@和位AB@)进行校验、再校验、擦除、及再擦除。
就这点而言应认识到，方法22可能包含有内部计数器或是其它步骤，在试图擦除和/或校验失败数次之后，可通过该步骤将存储单元判定为不可使用(例如无法适度地擦除)，从而存储单元(例如或是一些相关的存储单元，如一个字节或字符)可被标示为坏，或该部分自身可暂停，作为失败的区段擦除操作的一部分。进一步就这点而言，若在生产过程中使用方法22(例如在封装前或封装后，而不是在装运给顾客前)，可利用冗余技术来将一个存储单元或一些存储单元标示成坏的，并提供备选的或冗余的储存存储单元作为替换，从而能达到可接受的生产量。方法22亦可结合由终端使用者所启始的区段或芯片擦除操作来使用，其中存储单元失败，可通过存储器组件暂停作为结果的方式，来指示给使用者。
现参看图3，其展示了根据本发明的另一方面的另一示范方法50，用来校验适度的存储器擦除。于步骤52开始，校验双位存储单元的第一和第二位的适度擦除。若两个位(例如位AA@和位AB@)于判定步骤54时，均已适度地擦除，则此方法在步骤56结束(例如对应于一个存储单元)。在此应认识到，方法50可包含于多存储单元擦除校验例程或方法内，其中在经由步骤56从方法50退出之后，可校验另一存储单元。
若双位存储单元中的一个或两个位未于步骤54受到适度擦除，则在判定步骤58做出第一位是否得到适度擦除的判定。若为适度擦除，则此方法进入步骤60，在此，于方法50回到步骤52之前，第二位受到擦除(例如因为第一位为适度擦除，故第二位必定尚未适度擦除)，步骤52即是再校验两位的擦除的所在。然而，若于步骤58时第一位并未适度擦除，则第一位随后将于步骤62接受擦除，此后，方法50回到步骤52。此方法50因而提供了在双位存储单元中，一或两个位的选择性擦除和校验，并从而确保其适度的擦除。在此方式中，可考虑到介于双位存储单元中的两个位之间的交互作用(例如过度擦除和/或数据保留)，并通过(举例来说)确保存储单元只有在其中两位均已适度擦除之后才能通过擦除校验的方式，使得该交互作用减到最小。
参看图4，其说明开始于步骤72的示范四阶段区段或区块擦除操作70。于步骤74，第一预先编程阶段中，预先编程阵列或存储器区段的每一位。于步骤76，在第二阶段中，执行第一擦除校验操作，用以校验存储器区段中，每一存储单元的适度擦除。之后，于步骤78的第三阶段中，执行软编程操作以确保能防备区段存储器储单元的过度擦除。于步骤80的第四阶段中，为了确保能防备在步骤78的第三阶段中软编程脉冲的应用所可能造成的不良影响，故执行有关存储器区段中每一存储单元的第二擦除校验操作。
现参看图5A到图5D，其说明存储器擦除的另一示范方法100，此方法也可作为多阶段阵列或区段擦除操作(例如图4中的操作70)的一部份来加以实施。此方法100的细节将在此相关于其擦除阶段(例如图4中的操作70，在步骤76和步骤80的第2阶段和/或第4阶段)而加以描述，而预先编程以及软编程阶段(例如，操作70的步骤74和步骤78)的细节，将因本文力求简洁而省略。
方法100开始于步骤102，随后于步骤104脉冲计数器复位。脉冲计数器对于每个受到擦除的区段复位，并在此示范方法100中，用来限制擦除脉冲施加到存储单元的次数，在该次数之后(例如6000次)，可将此存储单元看作是不可再使用的。执行区段标记DOSECT于判定步骤106受到测试，若为设定(真)，则存储器组件的锁定区段，则如下文中所更详细地描述的，接受擦除和校验。初始时，可锁定任何待擦除的区段，从而导致设定DOSECT标记。于步骤108测试任何擦除标记AERS，若有芯片擦除或区段擦除操作待执行时，则AERS为真，而若有字节编程操作待执行时，则AERS为伪。若AERS为伪，则方法100于步骤110结束。
若AERS为真，则区段地址计数器的值在步骤112递增，随后再在判定步骤114中将该值与最大区段地址进行比较。待擦除的指定区段在方法100的第一阶段中进行预先编程，此部分的详细论述，将为简洁起见而省略。预先编程的操作，系依照图5A至图5D中，所显示的方法100的各项步骤来进行，预先编程后，于步骤114达到最大区段地址。在这样完成预先编程后，方法100于判定步骤116继续进行，在此测试第一校验(first_VERIFY)标记。在预先编程阶段中，初始时first_VERIFY标记为伪(即逻辑0)，而在其操作完成后，于步骤118做设定，之后方法100返回步骤102。若未于步骤114达到最大区段地址，则第二校验(second_VERIFY)标记将于步骤119设定为0。
一旦进入第二阶段(first_VERIFY为1)，脉冲计数器再次于步骤104复位，且DOSECT标记于步骤106受到测试。若其为真(至少有一存储器区段的擦除要校验)，则此方法100进入图5C中的步骤120，在此擦除校验脉冲或电压将施加到存储单元上。校验脉冲经等候步骤122而被施加一段最短的期间，此后，在步骤124测试存储单元位的适度擦除。举例而言，可在步骤120和步骤122通过将电压施加到存储单元，而在步骤124利用所感测到的电流，来对位的擦除进行测试，如下文中所详述。
在步骤126，若MATCH为真(存储单元位已适度擦除)，AERS即于步骤128受到测试，若其为伪(例如正在执行字节编程操作)，则此方法将于图5A中的步骤110终止。而若AERS为真(例如区段擦除或芯片擦除启动)，则于步骤130测试first_VERIFY标记(其在第一擦除校验阶段为真)，且此方法进入图5B中的步骤132。SIDE_B标记于步骤132受到测试，该标记初始为伪(即逻辑0)，表明双位存储单元的AA@边正接受校验(例如图1中存储单元2的位A)。在此必须认清，若first_VERIFY标记于图5C中的判定步骤130判定为伪(例如在预先编程期间)，则此方法不会进入步骤132，而是在步骤133使字节址递增，且在步骤133使脉冲计数器复位，随后的判定步骤174，则测试是否已达到最大列地址，如下文中所详述。
再次参看图5B中的步骤132，其中SIDE_B标记为伪，方法100进行至图5B中的步骤134，在此执行INCA0操作(由此标记递增，该标记指示出AA@边或AB@边是否正在操作)，以便改变对于双位存储单元AB@边的校验。此外，脉冲计数器在步骤134复位，随后于步骤136，标记SIDE_B设定为1，标记PASS_ONCE也设定为1。当存储单元的AA@边经过校验为受到适度擦除，则PASS_ONCE标记设定为1，而每当将擦除脉冲施加在存储单元的AA@或AB@的其中一边时，则PASS_ONCE标记复位为0。
继续进行到图5C中的步骤120，如前所述，有关双位存储单元的AB@边的部分，此方法100再次经步骤120、122、124、以及126而进行。若AB@边已适度地擦除(MATCH于步骤126为真)，则此方法100将经步骤128及130而退回到图5B中的步骤132，在此SIDE_B标记判定为真(通过在步骤136预设为逻辑1)。于步骤140测试标记into_SFPGM(用来指出进入第三软编程阶段的入口)并发现其为伪，由此在步骤142测试PASS_ONCE标记。PASS_ONCE标记已于步骤136预先设定，故此方法进入步骤144，该处系执行INCA0操作(指示出AA@边正待执行)，以及再次复位脉冲计数器。
因此，双位存储单元的AA@和AB@两边的位，将连续地受到校验而适度擦除，此方法100将于步骤146递增字节地址计数器的值(INCBA操作)，并设定SIDE_B标记为0。以这种方式，将使得唯有在存储单元的两个位均适度擦除的情况下，才会将存储单元的擦除视为适度的，从而考虑到了在双位存储单元中，有关一个位的过度擦除和/或数据保留可能会对存储单元中其它位的操作造成的不良影响，并确保了在进入下一地址之前，两个依序位的适度擦除。唯有在AB@边已适度校验为经过擦除的情况下，在判定步骤142中PASS_ONCE标记才会为伪(逻辑0)，在此之后，方法100将进入步骤148，SIDE_B标记在此设定为0，并执行INCA0操作，从而切换回到双位存储单元的另一边(例如AA@)。
再次参看图5C中的步骤126，若双位存储单元的一边或一个位未通过步骤126的擦除校验，则为了判定脉冲计数器是否已达到最大值，将于步骤150测试MaxPC标记。例如在步骤152判定存储单元为不可使用，且操作暂停(例如，或用别的方法来指出不可使用的存储单元的存在)之前，当方法100将擦除脉冲施加到一存储单元或该存储单元中的位时，会使用一个脉冲计数器，以确保此方法只会试图施加特定次数(例如6000次)的这类脉冲来再次擦除未通过校验的存储单元。假设未达到此一特定最大值，则PASS_ONCE标记于步骤154设定为0，且于判定步骤156确定first_VERIFY是否为真(方法100现正在第一校验阶段，表明预先编程阶段已于先前完成)。若其为真，则于步骤158测试into_SFPGM标记。而在第一擦除校验阶段中，此标记系为伪(逻辑0)，此方法100就进入步骤160，在此设定need_reverify标记，表示尚有存储单元位待进行再校验。
随后进入图5C的步骤164及步骤166，相关于存储单元边或位而将一特定时间长短的擦除脉冲施加到存储单元上，此后在步骤168测试need_reverify标记。若其为伪(例如表示此操作若非在预先编程阶段中，便是在软编程阶段)，方法100便再次回到步骤120，并将如前所述一般，经步骤120、122、124、以及步骤126，来执行适度的预先编程，或软编程校验。除此之外(例如need_reverify为真)，则此方法进入图5A中的步骤170，need_reverify标记于此处复位为0。其后在步骤172，脉冲计数器复位，且执行INCA0操作，以将焦点放在存储单元的另一边。在这种方式中，在存储单元的一边未通过擦除校验的情况下(例如在步骤120至126)，会对其施加擦除脉冲(例如在步骤164及步骤166)。随后方法100再次回到步骤102进行，且该过程不断重复，直到存储单元的两边或两位均经过适度校验，或是已使用了最大数目的脉冲来适度擦除一个或两个位，以及此方法暂停在步骤152时，该过程才停止。
回到图5B，若PASS_ONCE标记于步骤142时为真(例如，表示AA@和AB@边位均已连续校验成功)，则于步骤144(例如，再次指到AA@边)执行一INCA0操作，并复位脉冲计数器，此后字节地址于步骤146中递增，且将SIDE_B标记设为0。随后，方法100进入图5C中的步骤174，在此确定是否已达到最大列地址(例如，字线的尾端)。若其为否，则字符中剩余的列将如前述般地接受校验。若其为是，则图5D中的判定步骤180，将确定是否已完成最大字节地址(例如，当前区段的最后一字节)。若为否，则该区段中剩余的字节将如前述般地接受校验。
若在步骤182，所有区段字节在第二阶段(例如，第一擦除校验阶段)即已接受校验(first_VERIFY标记为真)，且second_VERIFY标记在步骤184为伪，判定步骤186测试into_SFPGM标记。于此处，完成第一擦除阶段，且此方法进入步骤188而设定into_SFPGM标记，由此完成软编程阶段，其细节描述为简洁起见而省略。就这点而言，必须注意到软编程阶段有利地校验并选择性地调整存储单元位的阈值电压，以确保能防备其过度擦除，该过度擦除可能在第一擦除校验阶段中因擦除脉冲的应用(例如，于步骤164及步骤166)而造成。此外应认识到，在预先编程阶段中，first_VERIFY标记系为伪，因此图5C中的判定步骤130相应地能使方法100进入步骤133，而不是进入图5B中的步骤132，由此预先编程阶段并不包含介于存储单元两边或两位之间的交替，如同擦除校验阶段所做一般。在这方面，应更进一步注意到，first_VERIFY标记系在软编程阶段中设定，故能达到介于存储单元位或边之间的交替。
一旦软编程阶段完成，则于判定步骤186判定into_SFPGM标记为真，second_VERIFY标记由此而得以在步骤190设定为1(例如，表示第四阶段的第二擦除校验操作将在后面执行)，且into_SFPGM标记在步骤192复位为0(例如表示软编程已完成)。随后，方法100经上述各步骤而再次校验指定区段存储单元的适度擦除。在此应注意到，可利用第二校验的通过(例如其中的second_VERIFY标记为真)来确保在软编程阶段中所施加的任何软编程脉冲并没有不慎造成存储单元位的擦除校验失败。实际上，第二擦除校验阶段的进行过程中，仅有少数的校验失败或完全没有校验失败，而在需要时，根据校验步骤120至126，选择性地再擦除某些位。
参看图6，其以剖面展示了一示范双位存储单元200，以及根据本发明的另一方面用来校验其擦除的系统202。应认识到，以上在图2、图3、及图5A至图5D中各自示范的方法22、50和/或100，均可与此示范系统202结合使用。此外，本领域技术人员会认识到，前述各方法可与许多除系统202之外的系统结合实施。存储单元200包含有二氧化硅层204，其中有埋入的多晶硅孤岛(未编号标出)。P型基底206中已埋设有N+源极208和N+漏极210区。二氧化硅层204夹在二氧化硅层212及二氧化硅层214之间。另外，二氧化硅层204可以包含氮化硅或是任何其它形式的电荷捕获层。
多晶硅栅极216系位于二氧化硅层212之上。该栅极216中掺杂有N型杂质(例如磷)。存储单元200能够储存两个数据位，以虚线圆圈220表示右位，而以虚线圆圈222表示左位。双位存储单元200一般是对称的，因此漏极210和源极208的可对调位置。故可将左结208用作源极端，而右结210则相对于右位220用作漏极端。依此类推，可将右结210用作源极端，而左结208则相对于左位222用作漏极端。
系统202包含直流电压源230，该直流电压源具有第一端232以及第二端234，其适于通过各自连接至第一端232和第二端234的切换装置236和238，而选择性地将电压施加到源极208、漏极210、和栅极216的其中二者上。而且电压源230可选择性地将正或负电压施加给端232和234二者或二者的其中之一。切换装置236及238各自通过控制线242及244而受到逻辑装置240控制。此系统202进一步包含有直流电流传感器250，该直流电流传感器250具有连接至切换装置254的第一端252，该切换装置254为端252提供了与源极208、漏极210、和栅极16其中之一的选择性连接。逻辑装置240通过控制线256而控制切换装置254的位置。电流传感器250进一步包含有接地或共通的第二端258。此电流传感器250也可包含感测放大器电路(图中未示)，该感测放大器电路为有关测试中存储单元的Aon-chip@。
因此逻辑装置或电路240适于通过电压源230和切换装置236与238而选择性地将电压施加给双位存储单元200，并利用传感器250以及切换装置254来选择性地测量或感测其间的相应电流，以便选择地对存储单元200的位220和位222二者或二者的其中之一，进行编程、擦除、读取、和/或校验擦除。逻辑电路240也可在有关测试中存储单元的Aon-chip@上。再者，存储单元200可用NOR结构的方式(例如，通过与一行上述存储单元关联的共通字线而各自连结的栅极216)来连接其它的上述存储单元(图中未示)。于是，系统202便可进一步包含电路装置，用于分别施加电压和/或测量其间电流(图中未示)。
在操作中，各个快闪存储单元(例如存储单元200)可通过用于编程(写入)、读取或擦除功能的逻辑装置240而各自寻址。例如，位220可通过将编程电压加到栅极216和漏极210，同时将源极208接地，而受编程。热电子受到充分加速，从而注入邻近漏极210的捕获介电层204的圆形区域220中。可通过将电压加在栅极216和源极208上同时将漏极210接地，而从反方向读取存储单元200的位220。可通过将编程电压加在栅极216和源极208同时将漏极210接地，而编程位222。热电子从而注入邻近源极208的捕获绝缘层204的圆形区域222。可通过将电压加在栅极216和漏极210上同时将源极208接地，而从反方向读取位222。可通过将擦除电压或脉冲加在栅极216和漏极210以擦除位220，并将擦除电压或脉冲加在栅极216和源极208以擦除位222，借此使得电子从氮化层204的电荷捕获区域中移走，从而擦除存储单元200的两个位220和222。电子从氮化层移走，经过最底下的氧化层214而到达分别对应于位220和222的漏极210或源极208。
为校验存储单元位220的擦除，将一预先确定的电压加至栅极216上，同时在源极208和漏极210之间加上电压，此一预先确定的电压大于未编程或已擦除存储单元位的阈值电压，而小于已编程位的阈值电压。若存储单元位220导通(例如当由传感器250感测到时)，则位220即已擦除。反之，若存储单元位220未导通(或是传感器250仅测得少量的漏泄电流)，那么位220便尚未适度擦除。为了擦除位220，将擦除电压脉冲加在栅极216上而让漏极210浮动，同时源极208保持在正电位。因此，系统202便适于选择性地校验双位存储单元200的位220和222之中，两个位或者其中一个位的适度擦除，且若上述位中有一个擦除校验失败，系统202适于选择性地擦除两个位220和222或者其中一个位。举例而言，逻辑装置250，适于通过对位220和222二者或其一，分别依照图2、图3、及图5A至5D中的方法22、50和/或100，进行选择性校验、再校验、和/或再擦除，来校验双位存储单元200的适度擦除。
虽然本发明已对应一个或多个实施例而做了展示和描述，然其它本领域技术人员可根据对于这份说明及附图的阅读和了解，而对其做出同等意义的修改和变型。特别是关于由上述组件(组合件、装置、电路等)所执行的各种功能，用以描述上述组件的专业用语(包含提及的Ameans@)，除非另有指定之外，均意在与任何用来执行前述组件的特定功能的组件相对应(即功能上等效)，即使其构造上不等同于文中所公开的结构——该公开的结构系执行文中所述的本发明的示范实施例的功能。此外，虽然本发明的一个特定特征可能仅对应若干实施方式中其中一种来加以揭示，然需要时，此特征可与其它实施方式中的一个或多个特征结合，而有利于任何指定或特定的应用。再者，术语Aincludes@使用于说明书和权利要求书中，此术语含意是包括，相似于术语Acomprising@。
工业适用性本发明的方法，可使用在闪存组件的领域，测试校验双位快闪存储单元的适度擦除。
权利要求
1.一种校验双位存储单元的擦除的方法(22)，包含执行该双位存储单元中，第一位是否适度擦除的判定(26，28)；若该第一位系适度擦除，则执行该双位存储单元中，第二位是否适度擦除的第一校验(30，32)；以及若该第一位系适度擦除，且根据该第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
2.如权利要求1的方法(22)，进一步包含若该第一位并非适度擦除，则擦除该第一位(40)；以及在擦除该第一位之后，执行该第二位是否系适度擦除的该第一校验(42，44)。
3.如权利要求2的方法(22)，其中执行该第二位是否系适度擦除的该第一校验(42，44)包含将电压信号加至该存储单元；感测该存储单元中的电流；以及根据所感测的电流，校验该第二位是否系适度擦除。
4.如权利要求2的方法(22)，进一步包含根据该第一校验(42，44)，若该第二位系适度擦除，则重复该双位存储单元中，该第一位是否系适度擦除的判定(26，28)；若该第一位系适度擦除，则重复该双位存储单元中，该第二位是否系适度擦除的第一校验(30，32)；以及若该第一位系适度擦除，且根据该重复的第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
5.如权利要求2的方法(22)，进一步包含根据该第一校验(42，44)，若该第二位并非适度擦除，则擦除该第二位(46)；重复该双位存储单元中，该第一位是否系适度擦除的判定(26，28)；若该第一位系适度擦除，则重复该双位存储单元中，该第二位是否适度擦除的第一校验(30，32)；以及若该第一位系适度擦除，且根据该第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
6.如权利要求5的方法(22)，进一步包含根据该重复的第一校验(30，32)，若该第二位并非适度擦除，则再次擦除该第二位(46)；再次重复该双位存储单元中，该第一位是否系适度擦除的判定(26，28)；若该第一位系适度擦除，则再次重复该双位存储单元中，该第二位是否适度擦除的该第一校验(30，32)；以及若该第一位系适度擦除，且根据所重复的该第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
7.如权利要求1的方法(22)，进一步包含根据该第一校验(30，32)，若该第二位并非适度擦除，则再次擦除该第二位(46)；重复该双位存储单元中，该第一位是否系适度擦除的判定(26，28)；若该第一位系适度擦除，则重复该双位存储单元中，该第二位是否适度擦除的第一校验(30，32)；以及若该第一位系适度擦除，且根据所重复的该第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
8.如权利要求7的方法(22)，进一步包含若该第一位并非适度擦除，则擦除该第一位(40)；在擦除该第一位之后，执行该第二位是否系适度擦除的该第二校验(42，44)；根据该第二校验(42，44)，若该第二位系适度擦除，则重复该双位存储单元中，该第一位是否系适度擦除的判定(26，28)；若该第一位系适度擦除，则重复该双位存储单元中，该第二位是否系适度擦除的第一校验(30，32)；以及若该第一位系适度擦除，且根据所重复的该第一校验，若该第二位系适度擦除，则确定该双位存储单元已适度擦除。
9.一种擦除多个双位快闪存储单元的方法(22)，包含擦除该多个双位快闪存储单元；对该多个双位快闪存储单元中的至少其中一个，校验第一位(26，28)的适度擦除；对上述该多个双位快闪存储单元中的至少其中一个，校验第二位(30，32)的适度擦除；以及若该第一位系适度擦除，且若该第二位系适度擦除，则确定上述该多个双位存储单元中的至少其中一个已适度擦除。
10.如权利要求9的方法(22)，进一步包含若该第一位并非适度擦除，则擦除该第一位(40)；在擦除该第一位之后，再校验该第二位的适度擦除(42，44)；在校验该第二位的适度擦除之后，若该第二位系适度擦除，再校验该第一位(26，28)的适度擦除；在校验该第一位的适度擦除之后，若该第一位系适度擦除，再校验该第二位(30，32)的适度擦除；以及若该第一位系适度擦除，且若该第二位系适度擦除，则确定上述该多个双位存储单元中的至少其中一个已适度擦除。
全文摘要
本发明提供一种方法(22)以及系统，用来校验存储单元的擦除，此方法与装置可使用于双位存储单元结构体系中。此方法(22)包含选择性校验存储单元的第一位(26，28)和存储单元的第二位(30，32)的其中一个的适度擦除；若该存储单元的第一和第二位均已适度擦除，则确定此双位存储单元已适度擦除；以及若第一和第二位中，其中有一个位并未适度擦除，则选择性地擦除(40)存储单元的第一和第二位中的至少一个位。此方法亦可包含在选择性地擦除该第一或第二位中的至少一个位之后，选择性地再校验第一和第二位(42，26，28)中其中一个位的适度擦除。
文档编号G11C16/04GK1478281SQ01819292
公开日2004年2月25日 申请日期2001年8月7日 优先权日2000年11月21日
发明者E·V·波提斯塔, D·汉米尔顿, W·F·李, 陈伯苓, K·H·王, E V 波提斯塔, 李, 王, 锥 申请人:先进微装置公司