专利名称：改善sram匹配度的方法
技术领域：
本发明涉及改善SRAM匹配度的方法。
背景技术：
静态随机存取存储器(SRAM)是现在广泛应用的半导体存储器。因静态 随机存取存储器单元只要不掉电，即使没有任何周期性的刷新操作，数据也 不会丢失，因此我们称这种存储电路是静态的。静态随机存取存储器存取速 度高、功耗低，因此主要作为微处理器、大型机、工作站以及许多便携设备 的高速緩冲存储器。
目前常用的静态存储器单元有双端口静态存储器单元，所述单元电路参 照图2所示，包括两个背靠背的第一反相器和第二反相器，即第一反相器的 输出与第二反相器的输入相连，第二反相器的输出与第 一反相器的输入相连，
所述第一反相器包括PMOS管MP1和NMOS管MN1,所述第二反相器包括 PMOS管MP2和NMOS管MN2;所述双端口静态存储器单元还包括四个用 作传输门的NMOS管MN3 ~ MN6,其中NMOS管MN3的栅极与字线WLB 相连，漏极与位线BLB相连，源极与第一反相器的输出相连；NMOS管MN4 的栅极与字线WLB相连，漏纟及与补充位线/BLB相连，源极与第二反相器的 输出相连；NMOS管MN5的片册才及与字线WLA相连，漏极与位线BLA相连， 源极与第一反相器的输出相连；NMOS管MN6的栅极与字线WLA相连，漏 极与补充位线/BLA相连，源极与第二反相器的输出相连。并且，在例如申请 号为03147180.3的中国专利申请中还能发现更多与双端口静态存储器单元相 关的信息。
3由于在性能上对于双端口静态存储器单元的匹配要求很高，因而对于用
作传输门的各个MOS管来说，其匹配就表现在对应的MOS管的电性参数的 差异必须在容忍范围之内。以上述MOS管为例，设定MOS管MN5和MOS 管MN6的漏极饱和电流的差异不能超过20%,而MOS管MN3和MOS管 MN4的漏极饱和电流的差异也不能超过20。/。。 一旦超过所迷的容忍范围，通 常就认为所述的对应MOS管不匹配，例如MOS管MN5和MOS管MN6的 漏极饱和电流的差异为22%，那么就认为MOS管MN5和MOS管MN6不匹 配。而随着器件尺寸的越来越小，由于工艺偏差造成的对应MOS管的不匹配 对SRAM性能的影响也越来越严重。
发明内容
本发明提供一种改善SRAM匹配度的方法，解决现有技术由于SRAM的 对应MOS管不匹配而影响SRAM性能的问题。
为解决上述问题，本发明提供一种改善SRAM匹配度的方法，包括下列 步骤，
测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；
根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管 不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量， 并重复上述步骤直到所述对称MOS管匹配。
所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数 匹配，则测量下一对对称MOS管的同 一种电性参数。
所述改变不匹配的MOS管的布图特征量为改变不匹配的MOS管中具有较小电性参数值的MOS管的布图特征量。
所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将 所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异 比例缩小所得的布图特征量的值。
与现有技术相比，上述所公开的改善SRAM匹配度的方法具有以下优点 上述所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹配管的 中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数，从而改
善SRAM的匹配度。
图1是本发明改善SRAM匹配度的方法流程图2是本发明改善SRAM匹配度的方法的 一种实施方式对应的电^^图； 图3是图2所示电路的布图4是根据本发明改善SRAM匹配度的方法对图3改进后的布图5是实施本发明改善SRAM匹配度的方法前所测得的图2所示SRAM 中NMOS管MN3和NMOS管MN4的漏极饱和电流图6是实施本发明改善SRAM匹配度的方法后所测得的图2所示SRAM 中NMOS管MN3和NMOS管MN4的漏极饱和电流图。
具体实施例方式
本发明所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹 配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数， 从而改善SRAM的匹配度。
参照图l所示，本发明改善SRAM匹配度的方法的一种实施方式包括下 列步骤，步骤sl，提供SRAM布步骤s2,测量根据所述SRAM布图形成的SRAM中的一对对称MOS管 的电性参数；
步骤s3,根据所述电性参数判断所述对应MOS管是否匹配，若所述对称 MOS管不匹配，则执行步骤s4;若所述对称MOS管匹配，则执行步骤s5;
步骤s4，改变不匹配的MOS管的布图的布图特征量，并返回步骤s2;
步骤s5,测量下一对对称MOS管的电性参数，并返回步骤s3。
所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数 匹配，则测量下一对对称MOS管的同 一种电性参数。
所述改变不匹配的MOS管的布图特征量为改变不匹配的一对对称MOS 管中具有较小电性参数值的MOS管的布图特征量。
所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将 所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异 比例缩小所得的布图特征量的值。
下面通过一个改变布图中MOS管栅极布图长度来改善SRAM匹配度的 例子来使得本发明改善SRAM匹配度的方法更加清楚。
参照图2所示，本实施例的SRAM为双端口 8管SRAM,所述SRAM包 括两个背靠背的第一反相器和第二反相器，即第一反相器的输出与第二反相 器的输入相连，第二反相器的输出与第一反相器的输入相连。所述第一反相 器包括PMOS管MP1和NMOS管MN1,所述第二反相器包括PMOS管MP2 和NMOS管MN2。所述SRAM还包括四个用作传输门的NMOS管MN3 ~MN6。其中NMOS管MN3的栅极与字线WLB相连，漏极与位线BLB相连， 源极与第 一反相器的输出相连；NMOS管MN4的栅极与字线WLB相连，漏 极与补充位线/BLB相连，源极与第二反相器的输出相连；NMOS管MN5的 栅极与字线WLA相连，漏极与位线BLA相连，源极与第一反相器的输出相 连；NMOS管MN6的栅极与字线WLA相连，漏极与补充位线/BLA相连， 源极与第二反相器的输出相连。并且，由于SRAM对匹配的要求较高，所述 匹配为要求SRAM中的对称管，例如MN3和MN4、 MN5和MN6的电性参 数一致。因而通常在设计时会使得NMOS管MN3和NMOS管MN4的尺寸 相同，以及使得NMOS管MN5和NMOS管MN6的尺寸相同，从而在设计 上保证所述的对称管具有一致的电性参数。
以下所示的即为结合上述的SRAM电路应用本发明改善SRAM匹配度的 方法的实例。
参照图l所示，执行步骤sl,提供SRAM布图。图3即为根据图2所示 的电路得到的布图，其中标号IO代表MOS管的源极，标号20代表MOS管 的漏极，而标号30代表两个背靠背的第一反相器的输出与第二反相器的输入 相连所需的连接孔，以及第二反相器的输出与第 一反相器的输入相连所需的 连接孑L。NMOS管MN3的栅极和NMOS管MN4的栅极因与同 一根字线WLB 相连，因而在布图上共用一条栅极连线；而NMOS管MN5和NMOS管MN6 的栅极因与同一根字线WLA相连，因而在布图上共用一条栅极连线。并且， 由于上述对NMOS管MN3 ~ MN6的尺寸设置，在布图中也最好使得上述各 个NMOS管对应的图形相同。
然而，由于设计面积的限制，对称MOS管的布形可能不完全一致， 或者由于制程的偏差，而导致布形相同的对称MOS管在器件性能上出现 差异，这两种情况都会导致SRAM中对称的MOS管不匹配，例如NMOS管 MN3和NMOS管MN4就会不匹配，具体表现为NMOS管MN3和NMOS管
7MN4的电性参数不同，并且偏差超过容忍范围。而为了减小对称MOS管的
电性参数的偏差，达到匹配的要求，较直接的方法就是改变所述不匹配一对
对称MOS管的布图中与电性参数相关的布图特征量，即所述布图特征量的改 变会使得电性参数也发生改变。MOS管的布图特征量有例如栅极布图长度、 有源区布图面积等等，其中所述栅极布图长度的方向与MOS管的沟道长度方 向一致。而改变布图的依据就在于所述对称MOS管之间的不匹配程度，即电 性参数的差异。
继续参照图1所示，执行步骤s2,测量根据所述SRAM布图形成的SRAM 中的一对对称MOS管的电性参数。
本实施例中，以MOS管的漏极饱和电流(Idsat)作为所测量的电性参数， 测量根据上述布图形成的SRAM器件的各个MOS管的漏极饱和电流。例如， 通过在NMOS管MN3和NMOS管MN4的栅极分別施加设定的电压来测量 NMOS管MN3和NMOS管MN4的漏极饱和电流。
继续参照图l所示，执行步骤s3,根据所述电性参数判断所述对称MOS 管是否匹配，若所述对称MOS管不匹配，则执行步骤s4;若所述对称MOS 管匹配，则执行步骤s5。
图5为根据步骤s2所示方法测得的NMOS管MN3和NMOS管MN4的 漏极饱和电流，从图5中可以看到，NMOS管MN3和NMOS管MN4的漏极 饱和电流是通过在NMOS管MN3的栅极和NMOS管MN4的栅极分别施加 -0.5V至1.5V的电压而测得的。 >夂人图5中还可以看到，NMOS管MN3的漏 才及饱和电流整体小于NMOS管MN4的漏极饱和电流，并且NMOS管MN3 的漏才及饱和电流与NMOS管MN4的漏纟及饱和电流的差异大于20%,所述差 异为NMOS管MN3和NMOS管MN4的漏极饱和电流的差与NMOS管MN4 的漏极饱和电流的比值。那么对称MOS管，NMOS管MN3和NMOS管MN4不匹配，则此时就需要执行步骤s4。而若NMOS管MN3的漏极饱和电流和 NMOS管MN4的漏极饱和电流的差异小于20%,此时就认为NMOS管MN3 和NMOS管MN4匹配，则执行步骤s5。
继续参照图l所示，执行步骤s4，如上所述的，当对称的MOS管不匹配 时，就需要通过改变不匹配的MOS管的布图中与所测量的电性参数相关的布 图特征量来改善对称的MOS管的匹配程度。
继续上述的例子，所测量的电性参数为漏极饱和电流，而MOS管布图中 与漏极饱和电流相关的布图特征量为栅极布图长度、有源区布图面积等。所 以，改变栅极布图长度或有源区布图面积都可以改变MOS管的漏极饱和电 流。由于SRAM布图设计对于面积的限制较严格，因而相对于有源区布图面 积，栅极布图长度能够在较严格的面积限制下有较多的改变余量，栅极布图 长度是一种较优化的方式。因此，当对称MOS管，NMOS管MN3和NMOS 管MN4不匹配时，可以通过改变NMOS管MN3或NMOS管MN4的栅极布 图长度来改善不匹配情况。由于上述测量中，具有较小电性参数值的是NMOS 管MN3,而通常具有较小电性参数值的MOS管是不符合设计要求的。因此 NMOS管画3是对称MOS管，NMOS管MN3和NMOS管画4中引起不 匹配，并且不符合设计要求的MOS管。因而需要通过减小NMOS管MN3的 栅极布图长度来增大MN3的漏极饱和电流。参照图4所示，标号10代表MOS 管的源极、标号20代表MOS管的漏极。从图4中可以看到，NMOS管MN3 的栅极布图长度相对于NMOS管MN4的棚-极布图长度减小了 。
而对于减小栅极布图的长度，此时可以先设置一个改变的初值， 一般来 说改变的初值可以参考上述测得的NMOS管MN3和NMOS管MN4的不匹 配程度，例如，NMOS管MN3和NMOS管MN4的差异为22%,则将NMOS 管MN3的栅极布图长度减小到原来长度的78%,然后测量根据新布图得到的 NMOS管MN3和NMOS管MN4的漏极饱和电流。若所测量得到的NMOS管MN3的漏极饱和电流比NMOS管MN4的漏极饱和电流小，并且差异仍然 大于20%，或NMOS管MN3的漏极饱和电流比NMOS管MN4的漏极饱和 电流大，并且差异大于20%,那么就认为NMOS管MN3和NMOS管MN4 仍然是不匹配的，此时则继续调整NMOS管MN3的栅极布图长度。例如， 若经第一次改变布图后的NMOS管MN3的漏极饱和电流反而大于NMOS管 MN4的漏极饱和电流，并且差异超过20%,这时就需要将NMOS管MN3的 栅极布图长度的缩小比例减小。例如，将NMOS管MN3的栅极布图长度减 小到原来长度的85%,然后重新测量根据新布图得到的NMOS管MN3和 NMOS管MN4的漏极饱和电流的差异。若所测量得到的差异小于20%,那么 就认为NMOS管MN3和NMOS管MN4匹配，如图6所示，此时NMOS管 MN3和NMOS管MN4的漏极饱和电流几乎相同。由于NMOS管MN3的栅 极布图长度和NMOS管MN4的栅极布图长度的初始长度是相同的，因而也 就是说当NMOS管MN3对应的布图的栅极布图长度为NMOS管MN4对应 的布图的栅极布图长度的85%时，NMOS管MN3和NMOS管MN4能够达到 匹配。
下面仅以一个具体制程的例子来使上述说明更清楚，并非用以限定。继 续参照图4所示，以90nm制程为例，NMOS管MN3和NMOS管MN4的原 始尺寸均为W/L = 0.12/0.13um,其中W为NMOS管的栅极宽度，而L为NMOS 管的栅极布图长度。当NMOS管MN3的栅极布图长度L减小到0.1 lum时， NMOS管MN3与NMOS管MN4匹配。此时NMOS管MN3的布形除了 栅极布图长度改变之外，还应该按照90nm制程的设计规则，例如栅极图层与 有源区图层的间距等设计规则，来对栅极布图长度改变后的其他布形进 行调整，例如根据NMOS管MN3的栅极图层与NMOS管MN4的有源区图 层的间距要求，设置NMOS管MN3的栅极相对于NMOS管MN3的有源区 的出头长度是0.095um。继续参照图l所示，执行步骤S5，当初始测得的对称MOS管匹配或经改
变布图中栅极布图长度后的对称MOS管匹配时，则继续检测下 一对对称MOS 管的电性参数，并按照步骤s3的方法来判断所测量的对称MOS管是否匹配。 若所测量的下一对对称MOS管不匹配，则按步骤s4的方法对布图进行调整。 继续参照图4所示，例如当发现NMOS管MN5和NMOS管MN6不匹配时， 则通过步骤s4所述的方法调整NMOS管MN5的栅极布图长度来使得NMOS 管MN5和NMOS管MN6最终达到匹配。
综上所述，上述所/^开的改善SRAM匹配度的方法，通过调整SRAM布 图中不匹配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电 性参数，从而改善SRAM的匹配度。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1. 一种改善SRAM匹配度的方法，其特征在于，包括下列步骤，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。
2. 如权利要求1所述的改善SRAM匹配度的方法，其特征在于，所述电性参 数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
3. 如权利要求2所述的改善SRAM匹配度的方法，其特征在于，所述改变不 匹配的MOS管的布图特征量为改变不匹配的一对对称MOS管中具有较小电 性参数值的MOS管的布图特征量。
4. 如权利要求3所述的改善SRAM匹配度的方法，其特征在于，所述改变具 有较小电性参数值的MOS管的布图特征量所取的初值为将所述MOS管的布 图的原始布图特征量按所述对称MOS管的电性参数的差异比例缩小所得的 布图特征量的值。
5. 如权利要求1所述的改善SRAM匹配度的方法，其特征在于，所述改善 SRAM匹配度的方法还包括，若所述对称MOS管的电性参数匹配，则测量下 一对对称MOS管的同 一种电性参数。
全文摘要
一种改善SRAM匹配度的方法，包括，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。所述改善SRAM匹配度的方法通过改变所述不匹配管的电学性能，从而改善SRAM的匹配度。
文档编号G11C11/417GK101452742SQ20071009440
公开日2009年6月10日 申请日期2007年12月7日 优先权日2007年12月7日
发明者艳 黄, 黄威森 申请人:中芯国际集成电路制造(上海)有限公司