Otp存储器单元及其读取和编程方法

专利名称：Otp存储器单元及其读取和编程方法
技术领域：
本发明涉及一种一次非挥发性存储器(OTP)单元，特别涉及一种由 PMOS组成的OTP存储器单元。本发明还涉及一种OTP存储器单元读取和 编程的方法。
背景技术：
一次可编程存储器器件(OTP)为非挥发性存储元件，其即使被断电 也能保存信息。 一次可编程存储器(OTP)可以为电路应用提供灵活多样 和价格低廉的解决方案，因此在多种电路中得到广泛的应用。目前有多种 结构可以实现OTP功能。当前的OTP存储器主要采用NMOS晶体管结构， 利用一个MOS电容将编程电压耦合到浮栅(floating gate)，进而利用 HCI效应(热载流子注入效应)使固OS晶体管的阈值电压Vt发生明显偏 移，以控制丽OS的开关来区别状态，即所谓的"l"和"O"。
图1为常见的由丽OS晶体管组成的OTP存储器布局(layout)示意 图，图2为沿图1中AA'面的截面结构示意图，图3为沿图1中BB'面 的截面结构示意图，其中OTP基本单元由图左边丽OS晶体管和右边的MOS 电容组成。图4为上述0TP存储器单元的电路示意图，其中电容的一极和 丽OS晶体管的栅极相连接，电容的另一极称字线端(word line,也称控 制栅极)，编程时用来接较高电压，丽OS晶体管的漏极称位线端(bit line),编程时用来接中等电压。初始状态，在读取状态下(各管角电压情况为字线端为5V，位线端为5V，源极和衬底各自为OV)，字线端上
的电压通过右边的MOS电容耦合到左边NMOS晶体管的栅极上，由于正常 该丽0S晶体管的阈值电压Vt通常只有O. 7V，因此耦合过来的电压足以让 该NMOS晶体管开启，从而得到一个较大的电流，此状态即为"1"。当进 行编程时(各管角电压情况为字线端为12V，位线端为6.5V，源极和衬 底端各自为0V)，由于Bit line和Word line上的电压都比较大，因此 左边的丽0S晶体管将发生较强的HCI效应(热载流子注入效应)，即有很 多热电子注入到浮栅(Floating poly)中，由于是浮栅没有直接的金属连 接线，故这些注入的热电子不会消失而是捕获在多晶硅里面，从而引起左 边的丽0S晶体管阈值电压Vt发生高达3 4V的偏移，此时重新加读取电 压至该醒OS晶体管，则无法使其导通处于关闭状态，此状态即为"0"。 通过一次电压的编程，可以使丽0S的阈值电压Vt发生偏移，从而区分了 晶体管的状态，这就实现了一次编程。
由于上述利用丽OS晶体管和MOS电容的OTP存储器单元中，需要通 过电容耦合电压，且需要通过耦合比设计编程电压，因此这种结构中所需 的电容面积较大。另外，在控制栅极需要增加一次离子注入，即多了一次 额外的光刻步骤，增加了生产成本。

发明内容
本发明要解决的技术问题是提供一种由PM0S组成的OTP存储器单元， 其能减少OTP存储器单元的面积。
为解决上述技术问题，本发明的0TP存储器单元，包括第一个PMOS 晶体管和第二个PM0S晶体管，第一个PM0S晶体管的栅极为该OTP存储器单元的字线端，第一个PM0S晶体管的源极为该OTP存储器单元的源极端， 第一个PM0S晶体管的漏区和第二个晶体管的源区共用一个P+区，第二个 PM0S晶体管的栅极位于浮置状态，第二个PM0S晶体管的漏极为该OTP存 储器单元的位线端。
本发明的OTP存储器单元编程和读取的方法，读取状态下，在所述 OTP存储器单元的源极端和衬底端加0电压，所述OTP存储器单元的字线 端和位线端加负电压，以使所述第一个PMOS晶体管导通；编程状态下， 在所述OTP存储器单元的字线端和位线端加0电压，所述OTP存储器单元 的源极端和衬底端加比正常工作电压大的正电压，使两个PM0S晶体管导 通，并使热载流子注入到浮置的第二个PMOS晶体管的栅极中。
本发明的OTP存储器单元，采用两个PMOS晶体管组成，通过在衬底 上直接加一个正的电压耦合到浮栅上进行OTP的编程，而不需要通过另一 个M0S电容进行电压耦合，从而不仅大大节省了面积，而且无需增加任何 光刻掩膜板，降低了成本。


下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1为现有技术中OTP存储器单元的布局示意图2为图1中M'面的截面结构示意图3为图1中BB'面的截面结构示意图4为图1所示的OTP存储器单元等效电路示意图5为图1所示的OTP存储器编程原理示意图； 图6为本发明一具体OTP存储器单元布局示意图；图7为沿图6中CC'面的截面结构示意图8为本发明的OTP存储器单元的编程示意图9为本发明的OTP存储器单元的读取示意图。
具体实施例方式
本发明的OTP存储器单元，包括两个PM0S晶体管，其中一个PM0S 晶体管的栅极为该OTP存储器单元的字线端，该PMOS晶体管的源极为OTP 存储器单元的源极端，该PMOS晶体管的漏区和另一个PMOS晶体管的源区 共用一个P+区，该另一个PMOS晶体管的栅极位于浮置状态，该另一个PMOS 晶体管的漏极该OTP存储器单元的位线端。
图6本发明的0TP存储器单元一个具体布局(layout)示意图，整个 OTP存储器单元制作在N阱中，其上有P+有源区，有源区分别定义了两个 PMOS晶体管的源区和漏区，其中两个PMOS晶体管共用一个中间的P+区， 分别为一个PMOS晶体管的源区和另一个PMOS晶体管的漏区。源区和漏区 之间为PMOS晶体管的多晶硅栅极，多晶硅栅1和多晶硅栅2，图6左边 的P+区为一个PMOS晶体管的源极，其接触孔上引线作为OTP存储器单元 的源极接线端，多晶硅栅1为上述PM0S晶体管的栅极，其上的接触孔引 线作为OTP存储器单元的字线端，多晶硅栅2为另一个PMOS晶体管的栅 极，其处于浮置状态，没有接触孔引线与电路直接连接，而图6右边的 P+区为该另一个PMOS晶体管的漏极，其上的接触孔引线作为OTP存储器 的位线端。在整个OTP结构的外围有一矩形状的N+区，其上接触孔引线 作为OTP存储器的衬底接线端。图7沿图6中CC'面的截面结构示意图， 可以更直观的看到上面所述的结构。本发明的OTP存储器单元，在读取时，在字线端VwL和位线端Vw.上
各加一负电压，而在L源极和衬底接线端Vsub加0V电压，以使字线端 的PMOS晶体管导通，对于右边位线端的PMOS晶体管，在初始状态时，由 于其多晶硅栅悬置，且衬底接线端Vsub加0V电压，因此该PM0S晶体管 关闭，整个电路处于断开状态；在编程时，在字线端V和位线端Vi上 加0V电压，而在VsL源极和衬底接线端Vsub上各加比该PM0S晶体管正常 工作电压高的电压， 一般为高1 3V，使两个PM0S晶体管导通，并使热 载流子注入到浮置的多晶硅栅2中并被捕获在其中。
下面介绍本发明的OTP存储器单元如何实现一次编程，其中组成0TP存 储器单元的PM0S晶体管的工作电压为5V左右初始状态读取(见图7)，在 字线端V孔和位线端V^上各加-1.5V电压，而在V化源极和衬底接线端Vsub 加0V电压，保证在左边的PMOS晶体管上加负电压使该PMOS晶体管导通，而 右边的PMOS，由于其多晶硅栅悬置，且衬底接线端Vsub加OV电压，晶体管 没有导通，因此读到的电流很小，故此时该OTP存储器状态为"0";编程 时(见图8)，在字线端1和位线端1上加0V电压，而在VsL源极和衬底接 线端Vsub上各加6. 5V电压，因在字线端V^对衬底端Vsub加的为-6. 5V，故图8 左边的PMOS晶体管导通，且左边的PMOS晶体管的漏区(即右边的PMOS晶体 管的源区)电压约为6.5V，此时，虽然右边PMOS多晶硅栅悬置，但由于衬底 接线端Vsub上加6.5V，该电压能耦合到多晶硅栅2上，即相当于多晶硅栅2 上加了一个负电压，从而右边的PMOS晶体管导通。不仅如此，因为右边的 PMOS晶体管漏极(即位线端)对衬底相当于一个-6.5V的电压，该较工作电 压高的电压将导致右边PMOS晶体管在导通时发生较强的HCI，从而大量电子注入到多晶硅栅2中并被捕获在其中，最终导致右边的PMOS晶体管的阈值电
压发生偏移，由一个增强型PMOS晶体管变成耗尽型PMOS晶体管，从而再次使 用上面讲的读取电压读取时(见图9)，两个PMOS都处于导通状态，即"1" 状态。总而言之，通过一次电压的编程，可以使本发明的OTP存储器单元中 右边的PMOS晶体管的阈值电压Vt发生偏移，从而区分OTP存储器中的状态。 本发明还可以通过外围电路的设计，实现从"1"到"0"编程的0TP 存储器单元，其原理与上述类似。
权利要求
1、一种OTP存储器单元，其特征在于所述OTP存储器单元包括第一个PMOS晶体管和第二个PMOS晶体管，所述第一个PMOS晶体管的栅极为该OTP存储器单元的字线端，所述第一个PMOS晶体管的源极为该OTP存储器单元的源极端，所述第一个PMOS晶体管的漏区和所述第二个晶体管的源区共用一个P+区，所述第二个PMOS晶体管的栅极位于浮置状态，所述第二个PMOS晶体管的漏极为该OTP存储器单元的位线端。
2、 一种权利要求1所述的0TP存储器单元编程和读取的方法，其特征在 于读取状态下，在所述OTP存储器单元的源极端和衬底端加0电压，所述 OTP存储器单元的字线端和位线端加负电压，以使所述第一个PMOS晶体管导 通；编程状态下，在所述OTP存储器单元的字线端和位线端加0电压，所述 OTP存储器单元的源极端和衬底端加比正常工作电压大的正电压，使两个 PMOS晶体管导通，并使热载流子注入到浮置的第二个PMOS晶体管的栅极中。
3、 按照权利要求2所述的0TP存储器单元编程和读取的方法，其特征在 于所述编程时，而在VsL源极和衬底接线端Vsub上加的电压比PMOS晶体管 正常工作电压高1 3V。
全文摘要
本发明公开了一种OTP存储器单元，其包括两个PMOS晶体管，其中一个PMOS晶体管的栅极为该OTP存储器单元的字线端，该PMOS晶体管的源极为该OTP存储器单元的源极端，该PMOS晶体管的漏区和另一个晶体管的源区共用一个P⁺区，所述另一个PMOS晶体管的栅极位于浮置状态，所述另一个PMOS晶体管的漏极为该OTP存储器单元的位线端。通过在衬底上加正的电压耦合到浮置的栅极上进行实现一次编程，不需要通过另一个MOS电容进行电压耦合，从而在节省了OTP存储器芯片面积的同时，降低制备成本。本发明还公开了上述OTP存储器单元的读取和编程方法。
文档编号G11C16/26GK101441889SQ20071009424
公开日2009年5月27日 申请日期2007年11月19日 优先权日2007年11月19日
发明者涛 熊, 瑜 陈, 陈华伦 申请人:上海华虹Nec电子有限公司