专利名称：监控闪存擦写性能的方法
技术领域：
本发明属于集成电路测试领域，尤其涉及一种监控闪存擦写性能的方法。
背景技术：
擦写性能(endurance)是闪存产品可靠性性能的重要指标之一。现 有的闪存擦写性能的监控方法，都是将测试对象(芯片chip或模块block) 进行不断地擦写动作，直接擦写到客户要求规格的两倍次数或者一直擦 写到失效，这样做虽然能准确反映产品的擦写性能，但是该方法最大的 问题是耗时太长。如对于某闪存产品，客户要求擦写性能保证100K， 做擦写性能监控的时候，通常测到200K。假设擦写一次的时间是10ms, 大部分产品都能达到200K擦写次数，那么每颗产品的平均擦写时间是 10msX200K二2000s，不计通信时间，擦写时间即为测试时间。假设每月 测试20颗样品， 一共用去时间2000sX20二11. llh。
有人试图通过縮紧测试规格来縮短测试时间，但是效果并不太好。 因为我们发现，在工艺有变化的时候，可能得出相反的结论。传统的縮 紧规格的方法， 一般是通过设立一个较严的规格，使其大于实际使用规 格来进行闪存擦写性能的测试。如图1所示，第2记录点差不多是最终 失效点的十分之一，说明采用传统的缩紧规格的方法，节约了 90%的测 试时间；工艺1的第1记录点明显优于工艺2的第1记录点，但是，工
艺1的最终失效点却差于工艺2。这就说明单凭縮紧测试规格虽然能节约 测试时间，但是不能得到准确的擦写性能评价结论。
发明内容
本发明要解决的技术问题是提供一种监控闪存擦写性能的方法，在保 证擦写性能监控准确性的同时，能縮短擦写性能监控的测试时间。
为解决上述技术问题，本发明提供一种监控闪存擦写性能的方法，采 用縮紧规格的方法进行擦写性能测试，包括如下步骤
(1) 在擦写性能测试程序中设立一个较严的规格，使其大于实际使
用规格；
(2) 对每个测试对象记录在步骤(1)设立的规格下擦写1次时失效 的擦写次数和重复擦写2次仍失效时的擦写次数；
(3) 计算每个测试对象在步骤(2)中两个记录的擦写次数的比值， 对该比值进行数据处理，用该比值来监控擦写性能。
步骤(1)中，所述设立的较严的规格为cell (存储单元)电流下降 到初始值的75%。
步骤(3)中，所述的对该比值进行数据处理具体为对该比值做对 数正态的分布，并比较该对数正态的分布与良片的分布(goldenwafer), 主要比较分布的均值和斜率，最后得出擦写性能监控的结论。
所述的比较该对数正态的分布与良片的分布主要通过如下步骤首 先，得到基准晶片的对数正态的分布，提取两个分布参数均值和斜率，作 为以后监控的参考值，根据该分布，确定均值的分布范围和斜率的分布范 围；然后，得到监控晶片的对数正态的分布，看其均值和斜率是否在上述基准晶片确定的均值和斜率分布范围内，如果是，则符合基准标准，如果 否，则需要继续分析是否符合基准标准。
和现有技术相比，本发明具有以下有益效果本发明在传统的加速测 试基础上，不需要将测试对象(chip或block)擦写到失效，即可准确地
判断该产品的擦写性能是否稳定，并节约90%的测试时间。
图1是采用传统的縮紧规格的方法，不同工艺(工艺1和工艺2)不
同规格下同种产品不同wafer (晶片)的擦写次数比较(weibull (韦伯) 分布)示意图2(a)、图2(b)和图2(c)是采用本发明方法，连续6个月内6枚不 同wafer (工艺2)在不同测试规格下的擦写性能比较(weibull分布) 示意图3是图2中两记录点间比值的分布(lognormal分布)示意图； 图4是采用本发明方法，工艺有变化时(工艺1和工艺2)两记录点 间比值的分布情况示意图5是本发明方法的擦写性能测试流程图。
其中，工艺l和工艺2均采用现有的0.25um嵌入式闪存工艺，工艺 1和工艺2的差别仅在于第一层金属的尺寸不同。
具体实施例方式
下面结合附图和实施例对本发明作进一步详细的说明。 本发明监控闪存擦写性能的方法,采用縮紧规格的方法进行擦写性能 测试，主要包括如下步骤
1. 在擦写性能测试程序中设立一个较严的规格，通常把该规格设为
cell电流下降到初始值的75%;理论上该规格应为一范围，只要大于实
际使用规格即可。
2. 在擦写性能测试过程中，对每个测试对象(chip或者block)记录2
个擦写次数点第1个为用75%为规格时第一次擦写失效时的擦写次数，记 为第l记录点；第2个为用75%为规格，连续擦写3次(即重复擦写2次)后 仍然失效的擦写次数，记为第2记录点；具体记录点的位置参考图5所示的
测试流程，具体包括如下步骤
1) 开路/短路测试，如果通过，则转到2)，否则，测试中断结束；
2) 读一个内部代码，该代码反映该芯片是否通过中测(CP1)，如果通
过，则转到3)，否则，测试中断结束；
3) 对全片进行"擦"动作，擦完对全片读"1"，如果通过，转到4)， 否则，测试中断结束；
4) 电源上电，转到5);
5) 对被评价对象(全片或模块)进行"擦"动作，擦完之后用严规格 (该严规格即步骤l中设立的较严的规格)读"1"，如果通过，则转到6)，
否则转到7);
6) 对全片写"0"并读"0"，如果通过，则转到IO)，否则，测试中断 结束；
7) 记录擦写次数为"第l记录点"，并对被评价对象(全片或模块)进 行"擦"动作，擦完之后用严规格(该严规格即步骤l中设立的较严的规格) 读"1"，如果通过，则转到6)，否则转到8);
8) 对被评价对象(全片或模块)进行"擦"动作，擦完之后用严规格
(该严规格即步骤l中设立的较严的规格)读"1"，如果通过，则转到6)，
否则转到9);
9) 记录擦写次数为"第2记录点"；测试中断结束；
10) 判断擦写次数是否小于1000次(该1000次是为了程序的稳定性， 理论上每次擦写流程都要做上、下电，为了节约测试时间，用1000次才上
下电l次)，如果是，则转到ll)，否则转到5);
11) 电源下电，转到12);
12) 判断上、下电的次数是否小于600次(该600次要根据被评价对象 的实际能力做调整，在本流程中，被评价对象将被擦写1000X600二60万 次)，如果是，则测试结束，否则转到4)。
其中，图5中"pass"表示通过该测试，"fail"表示没通过该测试。
3. 计算每个测试对象在步骤2中两个记录点的比值，并做lognormal (对数正态的)分布；
4. 对某baseline wafer (基准晶片)，用步骤l一3，得到lognormal 分布，提取两个分布参数一_均值和斜率_—作为以后监控的参考值(推 荐用多片baseline wafer得到分布参数的参考值)。根据该分布，确定均 值的分布范围和斜率的分布范围(通常用+/ — 10%，不固定，视产品要求 而定)；
5. 对监控wafer (晶片)，用步骤1_3，得到lognormal分布后， 看均值和斜率是否在步骤4中确定的范围内。如果是，则符合baseline
(基准)标准，如果否，则需要继续分析是否符合baseline标准(可以
测到实际失效点)。
图2和图3显示了本发明应用在六个月内某产品的情况(采用工艺
2)，由图2和图3可见，连续6个月内某一产品的6枚wafer，两记录点 间比值的分布很稳定，这与6枚wafer的实际失效点的稳定分布相一致， 说明了本发明的可行性。
如图4所示，本发明应用在同一产品，但工艺有所变化(工艺1和工 艺2)的两枚wafer上时，两记录点间的比值的分布也有很大变化，准确 地反映了工艺的变化，这证明了该监控方法的准确性。
权利要求
1、一种监控闪存擦写性能的方法，其特征在于，采用缩紧规格的方法进行擦写性能测试，包括如下步骤(1)在擦写性能测试程序中设立一个较严的规格，使其大于实际使用规格；(2)对每个测试对象记录在步骤(1)设立的规格下擦写1次时失效的擦写次数和重复擦写2次仍失效时的擦写次数；(3)计算每个测试对象在步骤(2)中两个记录的擦写次数的比值，对该比值进行数据处理，用该比值来监控擦写性能。
2、 如权利要求1所述的监控闪存擦写性能的方法，其特征在于，步 骤(1)中，所述设立的较严的规格为存储单元电流下降到初始值的75%。
3、 如权利要求1所述的监控闪存擦写性能的方法，其特征在于，步 骤(3)中，所述的对该比值进行数据处理具体为对该比值做对数正态 的分布，并比较该对数正态的分布与良片的分布，主要比较分布的均值和 斜率，最后得出擦写性能监控的结论。
4、 如权利要求3所述的监控闪存擦写性能的方法，其特征在于，所述的比较该对数正态的分布与良片的分布主要通过如下步骤首先，得到基准晶片的对数正态的分布，提取两个分布参数均值和斜率，作为以后监控的参考值，根据该分布，确定均值的分布范围和斜率的分布范围；然后， 得到监控晶片的对数正态的分布，看其均值和斜率是否在上述基准晶片确 定的均值和斜率分布范围内，如果是，则符合基准标准，如果否，则需要 继续分析是否符合基准标准。
全文摘要
本发明公开了一种监控闪存擦写性能的方法，采用缩紧规格的方法进行擦写性能测试，包括如下步骤(1)在擦写性能测试程序中设立一个较严的规格，使其大于实际使用规格；(2)对每个测试对象记录在步骤(1)设立的规格下擦写1次时失效的擦写次数和重复擦写2次仍失效时的擦写次数；(3)计算每个测试对象在步骤(2)中两个记录的擦写次数的比值，对该比值进行数据处理，用该比值来监控擦写性能。采用本发明方法，在保证擦写性能监控准确性的同时，能缩短擦写性能监控的测试时间。
文档编号G11C29/00GK101377958SQ20071009405
公开日2009年3月4日 申请日期2007年8月31日 优先权日2007年8月31日
发明者张会锐, 刚 曹 申请人:上海华虹Nec电子有限公司